「prefetch method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

WEB INFORMATION PREFETCH METHOD AND PREFETCH PROXY SERVER DEVICE例文帳に追加

ＷＥＢ情報先読み方法および先読み代理サーバ装置 - 特許庁

PREFETCH CONTROLLER, STORAGE DEVICE SYSTEM, AND PREFETCH CONTROL METHOD例文帳に追加

プリフェッチ制御装置、記憶装置システムおよびプリフェッチ制御方法 - 特許庁

SIGNAL PROCESSOR, PREFETCH INSTRUCTION METHOD, AND PREFETCH INSTRUCTION PROGRAM例文帳に追加

信号処理装置、プリフェッチ命令方法及びプリフェッチ命令プログラム - 特許庁

PREFETCH CONTROL METHOD AND COMPILE DEVICE例文帳に追加

プリフェッチ制御方法及びコンパイル装置 - 特許庁

INFORMATION PROCESSOR AND PREFETCH METHOD例文帳に追加

情報処理装置及びプリフェッチ方法 - 特許庁

PREFETCH METHOD AND UNIT FOR CACHE MECHANISM例文帳に追加

プリフェッチ方法、及びキャッシュ機構用ユニット - 特許庁

VLIW-ORIENTED PREFETCH INSTRUCTION GENERATION METHOD例文帳に追加

ＶＬＩＷ向けプリフェッチ命令生成方法 - 特許庁

INSTRUCTION PREFETCH APPARATUS AND METHOD例文帳に追加

命令プリフェッチ装置及び命令プリフェッチ方法 - 特許庁

PREFETCH INSTRUCTION CONTROL METHOD, PREFETCH INSTRUCTION CONTROLLER AND CACHE MEMORY CONTROLLER例文帳に追加

プリフェッチ命令制御方法、プリフェッチ命令制御装置、およびキャッシュメモリ制御装置 - 特許庁

WEB INFORMATION PREFETCH METHOD, PREFETCH PROXY SERVER DEVICE AND INFORMATION STORAGE SERVER DEVICE例文帳に追加

ＷＥＢ情報先読み方法、先読み代理サーバ装置および情報蓄積サーバ装置 - 特許庁

METHOD FOR GENERATING PREFETCH INSTRUCTION, COMPILER, AND PROGRAM例文帳に追加

プリフェッチ命令生成方法、コンパイラ、及びプログラム - 特許庁

INSTRUCTION PREFETCH METHOD FOR CACHE CONTROL AND SYSTEM例文帳に追加

キャッシュ制御の命令プリフェッチ方法及びシステム - 特許庁

MOTION PICTURE PROCESSING APPARATUS AND PREFETCH CONTROL METHOD例文帳に追加

動画像処理装置及びプリフェッチ制御方法 - 特許庁

DATA PREFETCH SYSTEM, AND DEVICE, METHOD, AND PROGRAM THEREFOR例文帳に追加

データ先読みシステムとその装置と方法とプログラム - 特許庁

DISK MEMORY DEVICE, DATA PREFETCH METHOD AND RECORDING MEDIUM例文帳に追加

ディスクメモリ装置、データ先読み方法、及び記録媒体 - 特許庁

INFORMATION PROCESSOR AND SOFTWARE PREFETCH CONTROL METHOD例文帳に追加

情報処理装置およびソフトウェアプリフェッチ制御方法 - 特許庁

MEMORY SYSTEM HAVING PREFETCH MECHANISM AND METHOD FOR OPERATING THE SYSTEM例文帳に追加

プリフェッチ機構を有するメモリシステム及びその動作方法 - 特許庁

DEVICE AND METHOD FOR CONTROLLING INSTRUCTION PREFETCH QUANTITY OF MICROPROCESSOR例文帳に追加

マイクロプロセッサの命令プリフェッチ量制御のための装置および方法 - 特許庁

METHOD AND DEVICE FOR TRANSMITTING MEMORY PREFETCH COMMAND ON BUS例文帳に追加

バス上のメモリプリフェッチコマンドを送信するための方法および装置 - 特許庁

To provide an instruction prefetch apparatus capable of starting the prefetch of a branch target instruction without depending on the detection of a branch instruction; and an instruction prefetch method for branch target instructions.例文帳に追加

分岐命令の検出に依存せずに分岐先命令のプリフェッチを開始することが可能な命令プリフェッチ装置及び分岐先命令の命令プリフェッチ方法を提供する。 - 特許庁

To provide a memory device which embodies a 2N bit prefetch scheme with an N bit prefetch structure, and provide a 2N bit prefetching method and an automatic precharging method of the memory device.例文帳に追加

Ｎビットプリフェッチ構造で２Ｎビットプリフェッチスキームを具現するメモリ装置及びそのメモリ装置の２Ｎビットプリフェッチ方法及び自動プリチャージ方法を提供する。 - 特許庁

MULTI-PROCESSOR SYSTEM, PREFETCH REQUEST CONTROL METHOD TO BE USED FOR THE SAME AND ITS PROGRAM例文帳に追加

マルチプロセッサシステム及びそれに用いるプリフェッチリクエスト制御方法並びにそのプログラム - 特許庁

METHOD OF REDUCING STORAGE POWER CONSUMPTION USING PREFETCH, AND COMPUTER SYSTEM USING THE SAME例文帳に追加

先読みを用いたストレージ消費電力削減方法及びその方法を用いた計算機システム - 特許庁

DRAWING DISPLAY PROCESSOR, DRAWING PREFETCH PROCESSING METHOD AND PROGRAM, AND RECORDING MEDIUM OF THE PROGRAM例文帳に追加

図面表示処理装置，図面先読み処理方法，そのプログラムおよびそのプログラムの記録媒体 - 特許庁

PERSONAL WWW PROXY PROGRAM, PERSONAL INFORMATION TERMINAL AND CONTENT PREFETCH METHOD OF PERSONAL INFORMATION TERMINAL例文帳に追加

個人用ＷＷＷプロキシプログラム、個人用情報端末及び個人用情報端末用コンテンツ先読み方法 - 特許庁

To provide a low delay data transfer system having a prefetch method not having device dependency and driver software dependency.例文帳に追加

デバイス依存性、ドライアバソフトウェア依存性の無いプリフェッチ方法を擁する低遅延データ転送方式を提供する。 - 特許庁

METHOD FOR DIRECT MEMORY ACCESS BLOCK MOVEMENT USING DESCRIPTOR PREFETCH, DIRECT MEMORY ACCESS DEVICE, AND DATA PROCESSING SYSTEM例文帳に追加

ディスクリプタ・プリフェッチを用いてダイレクト・メモリ・アクセス・ブロック移動を行なう方法、ダイレクト・メモリ・アクセス装置、及びデータ処理システム - 特許庁

FOUR BIT PREFETCH TYPE FCRAM HAVING IMPROVED CONTROL CIRCUIT FOR RECORDING DATA AND DATA MASKING METHOD FOR THE SAME例文帳に追加

改善されたデータ書き込み制御回路を有する４ビットプリフェッチ方式ＦＣＲＡＭ及びこれに対するデータマスキング方法 - 特許庁

To provide a system, method, and apparatus for performing prefetch from a dynamic random access memory (DRAM) to a static random access memory (SRAM).例文帳に追加

ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）からスタティック・ランダムアクセスメモリ（ＳＲＡＭ）へのプリフェッチを行うシステム、方法及び装置を提供する。 - 特許庁

The apparatus and the method set an identification to the data requested by a host computer for data retrieval by using the predicted read out data with a required data volume and the prefetch data.例文帳に追加

ホストから要求されたデータは、検索のため、所望の量の予測読み出しデータと先取りデータにより目印が付記される。 - 特許庁

To solve a problem that under a virtual reality condition, even if a data prefetch method is simply used in a storage device, it is still difficult to heighten a data reading speed.例文帳に追加

バーチャリゼーション環境下においては、ストレージ装置内のデータ先読みを単純に採用しても、データ読み出しの速度を高めることは難しい。 - 特許庁

To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.例文帳に追加

プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁

When an execution is permitted in a thread that is stopping the acting, a prefetch buffer 118 is used in relation to a plurality of independent thread processings in a method as avoids an instantaneous stop.例文帳に追加

活動停止中のスレッドに実行が許可されたとき、即時停止を回避するような方式で、プリフェッチ・バッファ１１８が複数の独立スレッド処理に関連して使用される。 - 特許庁

To provide a data transfer method and device for eliminating any address restriction on the use of a real memory without enlarging an address range to be designated as a prefetch object more than necessary.例文帳に追加

プリフェッチ対象として指定するアドレス範囲を必要以上に広げることなく、また、実メモリの使用上のアドレス制限をなくすことのできるデータ転送方法および装置を提供する。 - 特許庁

To provide a method for comprehensively and automatically generating a prefetch instruction when a cache state includes three states: "having no data; for loading; and for both loading and storage", and to provide a compiler.例文帳に追加

キャッシュの状態が「データがない、ロード向け、ロード及びストア両方向け」の３状態を持つ場合において、プリフェッチ命令を包括的に自動生成する方法及びコンパイラを提供すること。 - 特許庁

To provide a prefetch type FCRAM having an improved data writing control circuit for masking data which does not require recording without a complicated circuit structure, and provide a data masking method for the same.例文帳に追加

複雑な回路の構成なしに書き込みを願わないデータをマスキングできる改善されたデータ書き込み制御回路を有するプリフェッチ方式ＦＣＲＡＭ及びこれに対するデータマスキング方法を提供する。 - 特許庁

To provide a transmission power control method for a mobile wireless communication system by which a required signal quantity can be decreased without deteriorating the performance and optimum prefetch fluctuations of transmission power to each of various fields or channels are obtained.例文帳に追加

性能を劣化せずに必要な信号量を減らし、様々なフィールドまたはチャンネル各々に対して最適な送信パワーの先取り変動を得られる、移動無線通信システムの送信パワー制御方法を提供する。 - 特許庁

To provide a read processing method and device for improving access performance by solving the problem that the busy time of a disk is lengthened due to the prefetch function of sequential read, and that the performance of random read is not improved even when the sequential read and the random read coexist.例文帳に追加

シーケンシャルリードとランダムリードが混在する場合にも、シーケンシャルリードのプリフェッチ機能によりディスクのビジー時間が長くなってしまいランダムリードの性能が上がらないと問題を解消し、アクセス性能を改善する、リード処理方法及び装置の提供。 - 特許庁

This method comprises a processor 1; a cache memory 11 arranged therein; a processing execution part 2 contained in the processor 1 and comprising a command decoding part/issuing part 5 a register file 6, a prefetch execution control part 7, an external memory control part 8, a cache memory control part 9 and a data processing part 12; and an external memory 10 arranged out of the processor 1.例文帳に追加

プロセッサー１と、内部に配置されたキャッシュメモリー１１と、プロセッサー１に内蔵され、命令解読部／発行部５、レジスターファイル６、プリフェッチ実行制御部７、外部メモリー制御部８、キャッシュメモリー制御部９及びデータ処理部１２からなる処理実行部２と、及びプロセッサー１の外部に配置された外部メモリー１０とで構成する。 - 特許庁

This prefetch method for processing the program including a linked list structure using a computer has: a first execution step for executing the program, and storing order of a memory address accessed according to execution of an instruction of the program; and a second execution step for fetching data to be previously acquired from a memory to a cache based on the order stored by the first execution step, and executing the program.例文帳に追加

コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、プログラムを実行し、プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第１実行ステップと、第１実行ステップにより記憶された順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、プログラムを実行する第２実行ステップと、を具備する。 - 特許庁