「selective isolation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A semiconductor apparatus has the device isolation region 1, and the selective epitaxial layers 2 formed on both sides of the device isolation region 1.例文帳に追加

半導体装置は、素子分離領域１と、この素子分離領域１の両側に形成された選択エピタキシャル層２とを備えている。 - 特許庁

To surely prevent the short circuit of selective epitaxial layers arranged on both sides of an device isolation region, and to improve the electrical characteristics of the selective epitaxial layers.例文帳に追加

素子分離領域の両側に配置される選択エピタキシャル層の短絡を確実に防止し、かつ選択エピタキシャル層の電気特性を向上させる。 - 特許庁

SELECTIVE PEPTIDE ISOLATION METHOD FOR IDENTIFYING AND DETERMINING QUANTITATIVELY PROTEIN IN COMPLEX MIXTURE例文帳に追加

複合体混合物中のタンパク質の同定と定量的分析のための選択的ペプチド単離法 - 特許庁

To provide the selective synthesis, isolation and nitration of POSS (polyhedral oligosilsesquioxane) having a trialkylsilyl group on a phenyl group.例文帳に追加

フェニル基にトリアルキルシリル基を有するＰＯＳＳの選択的合成と単離、及びニトロ化の提供。 - 特許庁

To provide a selective peptide isolation method for identifying and determining quantitatively a protein in a complex mixture.例文帳に追加

本発明は、複合体混合物中のタンパク質の同定および定量的分析のための選択的ペプチド単離法を記載する。 - 特許庁

This can be caused to decrease a defective gate insulating film of the selective nMISQs due to a stress of the isolation part 10.例文帳に追加

これにより、分離部１０の応力起因による選択ｎＭＩＳＱｓのゲート絶縁膜不良を低減することができる。 - 特許庁

METHOD FOR DETECTION, IDENTIFICATION, ISOLATION, AND SELECTIVE LABELING AND TARGETING OF TH1 LYMPHOCYTE WITH LAG-3 PROTEIN例文帳に追加

ＬＡＧ−３タンパク質によるＴＨ１リンパ球を検出、同定、単離並びに選択的に標識およびターゲッティングする方法 - 特許庁

Through the selective etching step, the silicon nitrided oxide film 111 formed on the surfaces of the element isolation film 103 and insulating film 105 is removed.例文帳に追加

選択エッチング工程により、素子分離膜１０３および絶縁膜１０５の表面に形成された窒化酸化珪素膜１１１が除去される。 - 特許庁

The switching device for switching transmission/receiver channels of a multimedia terminal is formed by selective isolation switches that can be integrated using an MMIC technology.例文帳に追加

マルチメディア端子の送受信チャネルを切り替えるスイッチング装置は、ＭＭＩＣ技術により集積可能な選択的アイソレーション・スイッチによって形成される。 - 特許庁

To realize high isolation of a bias voltage supply path and a high-frequency signal path in a high-frequency selective circuit that copes with multiband/mode.例文帳に追加

マルチバンド／モードに対応する高周波選択回路において、バイアス電圧供給用経路と高周波信号用経路の高アイソレーション化を実現する。 - 特許庁

METHOD FOR IDENTIFICATION AND RELATIVE DETERMINATION OF PROTEIN BASED ON SELECTIVE ISOLATION OF RRNK PEPTIDE FOR SIMPLIFYING COMPLICATED PROTEINIC MIXTURE例文帳に追加

タンパク質の複雑な混合物を単純化するためのＲＲＮＫペプチドの選択的単離に基づくタンパク質の同定及び相対的定量の方法 - 特許庁

To restrain projection structure formation in the selective growth of a semiconductor layer using a mask at manufacturing an optical semiconductor integrated device with an element isolation region.例文帳に追加

素子分離領域を有する光半導体集積装置の製造において、マスクを使った半導体層の選択成長時における突起構造の形成を抑制する。 - 特許庁

Combination of an isolation states into which tags 10 may be placed together with bitwise interrogation of information followed by selective deactivation or the identification number is utilized.例文帳に追加

タグ１０が、選択的な非活性化により後に続かれた情報あるいは識別番号のビットワイズ呼び掛けで一緒に置かれる分離された状態の組み合わせを利用する。 - 特許庁

To provide a semiconductor memory device in which the depth of an element isolation region is adjusted for each of different element formation regions such as a contact region, selective gate region, and memory cell region, for easy embedding of an insulating film for each element isolation region, resulting in improved reliability in electrical characteristics of element isolation regions.例文帳に追加

コンタクト領域、選択ゲート領域及びメモリセル領域等の異なる素子形成領域毎に素子分離領域の深さを調整して、素子分離領域毎に絶縁膜の埋め込みを容易にし、各素子分離領域の電気的特性の信頼性を向上する半導体記憶装置を提供する。 - 特許庁

To provide a methodology for selective breeding and isolation of lactic acid-producing bacterial strains which possess resistance to anti-microbial agents for application in various type of therapeutic uses.例文帳に追加

抗生物質耐性の乳酸産性細菌株を、種々の型の治療適用における利用のために、選択的に育種および単離するための方法論を提供すること。 - 特許庁

An element isolation region is formed in a boundary of the element isolation region by forming a dielectric pattern locally in a boundary of an element region and carrying out etching using the dielectric pattern as a mask, and thereafter a semiconductor film is formed in an element region adjacent to the element isolation region by selective growth using the dielectric pattern as a mask.例文帳に追加

誘電体パターンを素子領域の境界部に局所的に形成し、前記誘電体パターンをマスクにエッチングを行うことで素子分離領域を前記素子領域の境界部に形成し、その後、前記素子分離領域に隣接する素子領域に半導体膜の成膜を、前記誘電体パターンをマスクとした選択成長によりに実行する。 - 特許庁

By selecting an impurity concentration of the second selective impurity introduction region 18, the first conductivity type in the region expanded by a lateral impurity diffusion from the first selective impurity introduction region 17 is cancelled to suppress a practical expansion of the element isolation region 16 in a lateral direction.例文帳に追加

第２の選択的不純物導入領域１８の不純物濃度の選定によって第１の選択的不純物導入領域１７からの不純物の横方向拡散による広がり領域における第１導電型の打消しを行って、素子分離領域１６の横方向の実質的広がりを抑制する。 - 特許庁

To provide a semiconductor integrated circuit device having a structure suitable for high integration in which the isolation characteristics, operational characteristics, reliability and yield are enhanced by a selective oxide film for isolating element forming regions from each other.例文帳に追加

素子形成領域間分離用選択酸化膜による電気的素子分離特性、動作特性、信頼性及び歩留まりを向上させ、かつ高集積化が可能な構造の半導体集積回路装置を提供する。 - 特許庁

The switch (53-58) formed of 2 transistors (T1, T2) is feedback controlled by a feedback control signal V tune at a pre-defined frequency thus guaranteeing the selective isolation at this frequency.例文帳に追加

２つのトランジスタ（Ｔ１，Ｔ２）によって形成されたスイッチ（５３〜５８）は、所定周波数でフィードバック制御信号Ｖｔｕｎｅによってフィードバック制御されて、この周波数での選択的アイソレーションを保証する。 - 特許庁

The element isolation region is formed by selective addition of an impurity element of at least one or more kinds of oxygen, nitrogen, and carbon to electrically isolate elements from each other in one continuous semiconductor layer.例文帳に追加

素子分離領域は、連続した半導体層において、素子間を電気的に分離するために、選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を添加して形成する。 - 特許庁

On a semiconductor substrate 11, an element isolation region 16 comprises: a first selective impurity introduction region 17 to introduce a first conductivity type impurity of a prescribed concentration; and a second selective impurity introduction region 18 to which a second conductivity type impurity of a prescribed impurity concentration lower than the first selective impurity introduction region 17 is introduced selectively.例文帳に追加

半導体基体１１には、素子分離領域１６が、所定の濃度をもって第１導電型不純物が導入された第１の選択的不純物導入領域１７と、第１の選択的不純物導入領域１７に比し低い所定の不純物濃度の第２導電型不純物が選択的に導入された第２の選択的不純物導入領域１８とによって構成される。 - 特許庁

A selective etching treatment step is provided after a plasma nitriding treatment step, and while a silicon nitride film 109 formed on an electrode layer 107 is left, a silicon nitrided oxide film 11 formed on surfaces of an element isolation film 103 and an insulating film 105 is removed.例文帳に追加

プラズマ窒化処理工程の後に、選択エッチング処理工程を設け、電極層１０７に形成された窒化珪素膜１０９を残しつつ、素子分離膜１０３および絶縁膜１０５の表面に形成された窒化酸化珪素膜１１１を除去する。 - 特許庁

The element comprises an element isolation film for defining a plurality of parallel active regions, a pair of control gate patterns arranged so as to intersect the active region, and a pair of selective gate patterns arranged so as to intersect the active region and to be between the control gate patterns in parallel thereto.例文帳に追加

この素子は複数個の平行な活性領域を限定する素子分離膜と、活性領域と交差して配置された一対の制御ゲートパターン及び活性領域と交差して制御ゲートパターンの間に平行に配置された一対の選択ゲートパターンとを有する。 - 特許庁

A frequency blocking power combiner circuit combines the power from the first output with the power from the second output to generate a combined, third output for driving a load, while providing frequency-selective isolation between the first and second outputs.例文帳に追加

周波数ブロック型電力結合器回路は、第一の出力からの電力を第二の出力からの電力と結合して、負荷を駆動するための結合された第三の出力を生成すると同時に、第一の出力と第二の出力との間に選択的周波数分離を提供する。 - 特許庁

Isolation of a source region and a drain region is performed simultaneously with formation of a local interconnect by the gate electrode sidewall conductive film 120 by removing the gate electrode sidewall conductive film 120 appropriately through anisotropic etching selective for the gate electrode sidewall insulating film 119.例文帳に追加

このゲート電極側壁導電膜１２０をゲート電極側壁絶縁膜１１９に対して選択性のある異方性エッチングにより適宜除去することにより、ソース領域とドレイン領域との分離及びゲート電極側壁導電膜１２０による局所配線の形成が同時に行なわれる。 - 特許庁

The element isolation region is formed by selective addition of an impurity element of at least one or more kinds of oxygen, nitrogen, and carbon and an impurity element that imparts an opposite conductivity type to that of the adjacent element region to electrically isolate elements from each other in one continuous semiconductor layer.例文帳に追加

素子分離領域は、連続した一つの半導体層において、素子間を電気的に分離するために、選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素及び接する素子領域と逆導電型を付与する不純物元素を添加して形成する。 - 特許庁

The other means is to have the first spacer removed and replaced with a second spacer 48 which has a width smaller than that of the first one, and a new silicon source/drain region 60 formed under a self-aligned isolation region 56 by lateral selective full overgrowth, by using the newly exposed silicon/ledge 46 as a seed.例文帳に追加

第２に、第１のスペーサを除去し、第１のスペーサの横幅より狭い横幅を有する第２のスペーサ４８で置き換え、横方向選択エピタキシャル全面成長を用い新たに露出したシリコン・レッジ４６をシードとして用い自己整合した分離領域５６下に新たなシリコンのソース／ドレイン領域６０を成長させる。 - 特許庁

To provide a method for forming a semiconductor device having a fin structure which comprises a step of etching a silicon substrate with a recess gate mask, and performing a selective etching process on a device isolation film having a double oxide film structure with a rapid oxide film etching speed and a slow oxide film etching speed to form the fin structure, thereby simplifying the process and maximizing a current driving operation.例文帳に追加

リセスゲートマスクを利用してシリコン基板を食刻し食刻速度の速い酸化膜と、食刻速度の遅い酸化膜の二重酸化膜構造の素子分離膜に対し選択的食刻を行いフィン構造を形成することにより、工程を単純化し電流駆動能力を最大化する。 - 特許庁

This method includes selective isolation of peptides (NHNR peptides) containing both no arginine and no histidine from all the proteins, and measurement of a relative concentration of one or several proteins in different samples, based on an area ratio estimated theoretical spectra of the NHNR peptides labelled with different isotopes in the respective samples.例文帳に追加

この方法は、アルギニンもヒスチジンも含まないペプチド（ＮＨＮＲペプチド）のすべてのタンパク質からの選択的単離と、各試料中の異なるアイソトープで標識されたＮＨＮＲペプチドの推定理論的スペクトルの面積の比から、異なる試料中の１つまたは数個のタンパク質の相対的濃度の測定とを含む。 - 特許庁

The semiconductor memory is provided with a semiconductor substrate, an element region arranged on an upper part of the semiconductor substrate, an element isolation region arranged between the adjacent element regions, one or more electrically rewritable memory cell transistors arranged in the element region, and two selective transistors holding the memory cell transistor there between arranged in the element region.例文帳に追加

半導体記憶装置は、半導体基板と、半導体基板の上部に配置された素子領域と、隣接する素子領域の間に配置された素子分離領域と、素子領域に配置された、電気的に書き換え可能な１つ以上のメモリセルトランジスタと、素子領域に配置された、メモリセルトランジスタを挟み込む２つの選択トランジスタとを具備する。 - 特許庁