「semiconductor testing」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

To provide a semiconductor testing device capable of shortening a test time.例文帳に追加

テスト時間を短縮することが可能な半導体試験装置を実現する。 - 特許庁

To provide a semiconductor integrated circuit which shortens testing time.例文帳に追加

テスト時間を短くすることが可能な半導体集積回路を提供する。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT AND TESTING METHOD FOR INPUT CHARACTERISTICS USING THE SAME例文帳に追加

半導体集積回路及びそれに用いる入力特性試験方法 - 特許庁

POWER SOURCE UNIT AND DEVICE AND METHOD FOR TESTING SEMICONDUCTOR DEVICE例文帳に追加

電源ユニット、半導体デバイス試験装置、及び半導体デバイス試験方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT, TESTING METHOD THEREOF AND PROBE CARD例文帳に追加

半導体集積回路、プローブカードおよび半導体集積回路の試験方法 - 特許庁

TIMING ADJUSTING METHOD AND TIMING CALIBRATION METHOD IN SEMICONDUCTOR TESTING DEVICE例文帳に追加

タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 - 特許庁

TESTING METHOD FOR SEMICONDUCTOR CHIP AND MANUFACTURING METHOD FOR MULTILAYER PRINTED CIRCUIT BOARD例文帳に追加

半導体チップの試験方法および多層プリント配線板の製造方法 - 特許庁

To provide a semiconductor testing device for facilitating attaching/detaching work of a pin card.例文帳に追加

ピンカードの脱着作業が容易な半導体試験装置を実現する。 - 特許庁

To provide a testing circuit and a testing method of a semiconductor integrated circuit for suppressing an increase in chip area and easily analyzing fail in a semiconductor memory.例文帳に追加

チップ面積増加を抑制し、且つ半導体記憶装置の不良解析が容易な半導体集積回路の試験回路及び試験方法を提供する。 - 特許庁

A semiconductor testing device for testing a semiconductor device 20 having a bump 21 is formed of a contact 11 and a wiring board 15A fitted to each other freely to be removed from each other.例文帳に追加

バンプ21を有する半導体装置20に対して試験を行う半導体試験装置を着脱可能とされたコンタクタ11と配線基板15A とにより構成する。 - 特許庁

A test program for specifying the operation of a semiconductor testing device 2 for testing a semiconductor device DUT is generated in language for generating a test program.例文帳に追加

半導体デバイスＤＵＴを試験する半導体試験装置２の動作を規定するテスト・プログラムは、テスト・プログラム作成用言語で作成されている。 - 特許庁

To provide a testing device and its testing method for a semiconductor element, suppressing progression of breakdown of the semiconductor element by over current.例文帳に追加

本発明は、過電流による半導体素子の破壊の進行を抑えることができる、半導体素子の試験装置及びその試験方法の提供を目的とする。 - 特許庁

To provide a semiconductor testing device capable of more precisely performing a calibration, a calibration board therefor, and a calibration method of semiconductor testing device.例文帳に追加

校正をより精度よく行うことが可能な半導体試験装置、その校正用ボード、および半導体試験装置の校正方法を提供すること。 - 特許庁

To provide a module for testing that does not damage an electrode pad of a semiconductor device and restrains test costs, and to provide a testing method of the semiconductor device.例文帳に追加

半導体装置の電極パッドへの損傷を与えず、且つ、試験コストを抑える試験用モジュール及び半導体装置の試験方法を提供すること。 - 特許庁

To provide a method and an apparatus for testing a semiconductor capable of testing by applying a substantially constant temperature stress to all semiconductor devices.例文帳に追加

全ての半導体デバイスに対し、ほぼ一定の温度ストレスをかけて試験をすることができる半導体の試験方法及び装置を提供すること。 - 特許庁

To provide a semiconductor integrated circuit capable of shortening testing time of scan test without increasing circuit scale of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の回路規模を増大させずにスキャン試験の試験時間を短縮する。 - 特許庁

TEMPERATURE MEASURING METHOD, TESTING METHOD USING THE SAME, SEMICONDUCTOR TESTER AND SEMICONDUCTOR CHARACTERISTICS ESTIMATING METHOD例文帳に追加

温度測定方法およびそれを用いた試験方法ならびに半導体試験装置と特性予測方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WITH CIRCUIT FUNCTION OF SELF-DIAGONOSTIC TEST AND TESTING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 - 特許庁

To provide a semiconductor test system and test method capable of efficiently testing a semiconductor device with many pins.例文帳に追加

多数ピンの半導体装置を効率よくテストできる半導体テストシステム及びテスト方法を提供する。 - 特許庁

SUBSTRATE, SEMICONDUCTOR DEVICE USING THE SAME, AND TESTING METHOD AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE例文帳に追加

基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法 - 特許庁

To provide a semiconductor device and a semiconductor device testing method, which can reduce test costs.例文帳に追加

試験コストの低減を実現できる半導体装置及び半導体装置の試験方法を提供する。 - 特許庁

To set the temperature of a semiconductor device at a desired temperature with satisfactory responsivity in testing the semiconductor device.例文帳に追加

半導体デバイスの試験において、半導体デバイスの温度を応答性よく所望の温度に設定する。 - 特許庁

CONTACT GUIDING MEMBER, PROBE CARD AND SEMICONDUCTOR DEVICE TEST DEVICE, AND METHOD OF TESTING SEMICONDUCTOR DEVICE例文帳に追加

接触子案内部材、プローブカード及び半導体装置試験装置、並びに半導体装置の試験方法 - 特許庁

METHOD AND APPARATUS FOR CONTROLLING TEMPERATURE OF SEMICONDUCTOR DEVICE, AND METHOD AND APPARATUS FOR TESTING SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の温度制御方法及び装置、及び半導体装置の試験方法及び試験装置 - 特許庁

To provide a semiconductor test system that has a plurality of stations for testing a plurality of semiconductor devices.例文帳に追加

複数の半導体装置をテストするための複数のステーションを有する半導体テストシステムを提供する。 - 特許庁

To provide a semiconductor test module capable of inexpensively testing a semiconductor device having an ADC circuit.例文帳に追加

ＡＤＣ回路を有した半導体装置を低コストで試験可能な、半導体試験モジュールを提供する。 - 特許庁

To provide a semiconductor device, a testing method thereof and a semiconductor chip which is capable of independently inspecting the semiconductor chip.例文帳に追加

半導体チップを単独で検査することができる半導体装置およびその検査方法および半導体チップを提供する。 - 特許庁

To provide a testing device capable of testing the device to be tested such as a semiconductor memory with low cost and at high speed.例文帳に追加

低コスト、且つ高速度で半導体メモリ等の被試験デバイスを試験することができる試験装置を提供する。 - 特許庁

To reduce a testing cost and a testing time by using an inexpensive analog tester in a semiconductor integrated circuit.例文帳に追加

半導体集積回路装置において、廉価なアナログテスタを用いて検査コストを低減し且つ検査時間を短縮する。 - 特許庁

This testing apparatus for semiconductor devices has the same arrangement as testing apparatuses of the prior art except the arrangement of a contact holder.例文帳に追加

本半導体デバイスの試験装置は、コンタクト押さえの構成を除いて従来の試験装置と同じ構成を備える。 - 特許庁

When testing the electric characteristics of a semiconductor device, an electrode formed in the semiconductor device is brought into contact with the recess 5b of a pin 5 to energize the semiconductor device to the testing substrate 9 side.例文帳に追加

半導体装置の電気的特性試験を行なう際、ピン５の凹部５ｂに、半導体装置に形成された電極を接触させ、半導体装置を試験基板９側へ付勢する。 - 特許庁

To provide a semiconductor testing system capable of managing unitarily information of a cooling device provided in each semiconductor test unit, from a host computer for managing the semiconductor testing system.例文帳に追加

半導体試験システムを管理するホストコンピュータから、各半導体試験ユニットが備える冷却装置の情報を一元的に管理することを可能とした半導体試験システムを実現する。 - 特許庁

To provide a semiconductor integrated circuit device, where a testing unit optimal to a memory macro can be tested on an optimal testing condition in the case of testing the memory macro mounted in the semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置に搭載されたメモリマクロの試験の際、メモリマクロに最適な試験単位を最適な試験条件で試験することが可能な半導体集積回路装置を提供すること。 - 特許庁

The testing method of the semiconductor integrated circuit device is so constituted that testing items of the semiconductor integrated circuit device (30) can be changed on the basis of testing result in the manufacturing steps of the semiconductor integrated circuit device by testing (20) the manufacturing process of the semiconductor integrated circuit device.例文帳に追加

半導体集積回路装置の試験方法であって、前記半導体集積回路装置の製造工程において検査を行い（２０）、該半導体集積回路装置の製造工程における検査結果に基づいて、該半導体集積回路装置の試験項目を可変にする（３０）ように構成する。 - 特許庁

In the method of manufacturing the semiconductor device, the semiconductor package is conveyed to a testing socket while the periphery of the semiconductor package is being held, for electrical testing of a dual-face type package to perform the electrical testing; then, the semiconductor package is taken out.例文帳に追加

本願の一つの発明は、デュアルフェイス型パッケージの電気的なテストにおいて、半導体パッケージの周辺部を保持した状態で、半導体パッケージをテスト用ソケットに搬送し、電気的なテストの後、そこから搬出する半導体装置の製造方法である。 - 特許庁

In the pad for probe sensing for testing electrically the semiconductor device without attacking the device, the substrate having the semiconductor device, the method of testing the semiconductor device and the tester for testing the semiconductor device, the probe pad includes a probing region with which a probe needle makes contact.例文帳に追加

半導体素子にアタックを加えなく素子を電気的にテストするためのプローブセンシング用パッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスターにおいて、前記プローブパッドはプローブ針が接触するプローブ領域を含む。 - 特許庁

To provide a semiconductor storage device which can reduce a testing cost.例文帳に追加

テストコストの低減化を図ることが可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit capable of shortening the testing interval and being easily tested.例文帳に追加

テスト時間を短縮でき、テスト容易な半導体集積回路を提供する。 - 特許庁

To provide a method for reducing the time required for testing a semiconductor chip.例文帳に追加

半導体チップのテスト所要時間を短縮する方法を提供すること。 - 特許庁

To provide a method for testing a semiconductor device, which can reduce test costs.例文帳に追加

テストコストの低減を実現可能な半導体装置のテスト方法を提供する。 - 特許庁

A simulator main body 1 simulates movement of a tester device for testing a semiconductor.例文帳に追加

シミュレータ本体１は、半導体を試験するテスタ装置の動作をシミュレートする。 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT WITH BUILT-IN A/D AND D/A CONVERTER AND ITS TESTING METHOD例文帳に追加

ＡＤ・ＤＡコンバ—タ内蔵半導体集積回路およびそのテスト方法 - 特許庁

To provide a semiconductor integrated circuit having short test time for self testing of function.例文帳に追加

自己機能テストのテスト時間が短い半導体集積回路を提供する。 - 特許庁

To shorten testing time in a product test of a semiconductor storage device.例文帳に追加

半導体記憶装置の製品テストにおけるテスティング時間の短縮化を図る。 - 特許庁

TESTING DEVICE FOR NONVOLATILE SEMICONDUCTOR MEMORY DEVICE BEING ELECTRICALLY ERASABLE AND WRITABLE例文帳に追加

電気的消去・書き込み可能な不揮発性半導体記憶装置の試験装置 - 特許庁