「shared cache」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

HIT JUDGEMENT CONTROL METHOD FOR SHARED CACHE MEMORY, AND HIT JUDGEMENT CONTROL SYSTEM FOR SHARED CACHE MEMORY例文帳に追加

共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式 - 特許庁

application-controlled paging algorithm for a shared cache 例文帳に追加

共用キャッシュ向けアプリケーション制御ページングアルゴリズム - コンピューター用語辞典

SHARED CACHE MEMORY AND DATA TRANSFER METHOD AMONG CACHES例文帳に追加

共有キャッシュメモリとそのキャッシュ間のデータ転送方法 - 特許庁

To specify cause of a cache miss of a cache shared by a plurality of processors.例文帳に追加

複数のプロセッサによって共有されるキャッシュのキャッシュミスの原因を特定可能とする。 - 特許庁

REPLACEMENT CONTROL METHOD FOR SHARED CACHE MEMORY AND DEVICE THEREFOR例文帳に追加

共有キャッシュメモリのリプレイスメント制御方法及びその装置 - 特許庁

Thus, if the cache line is shared, one shared copy is in the F state and the remaining copies of the cache line are in the S state.例文帳に追加

よって、キャッシュ・ラインが共有されている場合、1つの共有複製はF状態にあり、キャッシュ・ラインの残りの複製はS状態にある。 - 特許庁

METHOD AND SYSTEM FOR DYNAMICALLY SECTIONING SHARED CACHE例文帳に追加

共有されたキャッシュを動的に区分するための方法及びシステム - 特許庁

To provide a shared cache memory device for a multiprocessor which prevents the replacement of a shared cache memory and also prevents a hit ratio and throughput from falling.例文帳に追加

共有キャッシュメモリのリプレスメントの防止、ヒット率とスループットの低下を防止するマルチプロセッサ用共有キャッシュメモリ装置を提供すること。 - 特許庁

Moreover, the multiprocessor system is equipped with one or more shared main memory and one or more shared L2 cache.例文帳に追加

また、マルチプロセッサ・システムは、少なくとも１つの共有主メモリと、少なくとも１つの共有Ｌ２キャッシュを備える。 - 特許庁

METHOD AND DEVICE FOR IMPROVING SYSTEM PERFORMANCE BY USING SHARED CACHE MEMORY例文帳に追加

共有キャッシュメモリを用いてシステム性能を向上させる方法および装置 - 特許庁

NODE CONTROLLER, DISTRIBUTED SHARED MEMORY TYPE INFORMATION PROCESSOR, AND CACHE COHERENCY CONTROL METHOD例文帳に追加

ノードコントローラ、分散共有メモリ型情報処理装置、キャッシュコヒーレンシ制御方法 - 特許庁

A cache processor caches the image data input by the main processor into a shared memory.例文帳に追加

キャッシュプロセッサは、メインプロセッサが入力した画像データを共有メモリにキャッシュする。 - 特許庁

A data transferring path is arranged between a cache memory part and a shared memory part, and data for control which are used to be stored in the shared memory part in a conventional manner are stored through the shared memory part in the cache memory part so as to be accessed.例文帳に追加

キャッシュメモリ部と共有メモリ部との間にデータ転送のパスを設け、従来、共有メモリ部に格納していた制御用データを、共有メモリ部を介して、キャッシュメモリ部に格納してアクセスできるようにする。 - 特許庁

METHOD AND SYSTEM FOR SYMMETRIC ALLOCATION FOR SHARED L2 MAPPING CACHE例文帳に追加

共有されるＬ２マッピング・キャッシュのための対称的割り当てのための方法およびシステム - 特許庁

The shared memory 110 divided into a plurality of clusters 111 is shared by a plurality of masters to maintain coherency of a cache memory.例文帳に追加

複数のクラスタ１１１に分割された共有メモリ１１０を複数のマスタが共有することで、キャッシュメモリのコヒーレンシを保つ。 - 特許庁

When backing up a shared disk 13, a cache control part 21 reflects a write cache 28 in each of computers 11, on the shared disk 13, and a copy-managing part 25 copies data on the shared disk 13 onto a backup medium 15 collectively.例文帳に追加

共有ディスク１３のバックアップ時に、キャッシュ制御部２１は、各計算機１１のライトキャッシュ２８を共有ディスク１３に反映させ、コピー管理部２５は、共有ディスク１３のデータを一括してバックアップ媒体１５にコピーする。 - 特許庁

To efficiently transfer data between processors in a multi-processor having a shared cache memory.例文帳に追加

共有キャッシュメモリを有するマルチプロセッサにおいてプロセッサ間のデータの受け渡しを効率良く行う。 - 特許庁

Updating an instruction cache in the case of the occurrence of a cache miss is achieved by copying contents of the shared memory corresponding to an address accessed by a DSP, to the instruction cache.例文帳に追加

キャッシュミスが発生した場合の命令キャッシュの更新は例えば、ＤＳＰがアクセスしたアドレスに対応する共有メモリの内容を命令キャッシュにコピーすることによって実現される。 - 特許庁

A cache access control means 231 performs access to a cache memory 221 by using the access address acquired from the shared address bus 81 through a remote cache access address input means 265.例文帳に追加

キャッシュアクセス制御手段２３１は共有アドレスバス８１からリモートキャッシュアクセスアドレス入力手段２６５を介して取得したアクセスアドレスを用いて、キャッシュメモリ２２１へのアクセスを行う。 - 特許庁

A cache control part has an ineffective state, an exclusive state, a shared state, a changing state, and a temporary ineffective state s cache states.例文帳に追加

キャッシュ制御部１００は、キャッシュ状態として、無効状態、排他状態、共有状態、変更状態、仮無効状態の各状態を有する。 - 特許庁

To increase the response performance of access to a cache page by eliminating the number of times of access to a shared memory that accompanies the open processing and close processing of the cache page.例文帳に追加

キャッシュページのオープン処理およびクローズ処理に伴う共有メモリへのアクセス回数を省くことによって、キャッシュページのアクセスレスポンス性能を向上させる。 - 特許庁

Nodes (100, 200, and 300) of a multi-node system include shared cache memories (104, 204, and 304).例文帳に追加

マルチノードシステムにおけるノード（１００、２００、３００）は、共有キャッシュメモリ（１０４、２０４、３０４）を含む。 - 特許庁

creates the necessary links and cache to the most recent shared libraries found in the directories specified on the command line, in the file /etc/ld, 例文帳に追加

は最新の共有ライブラリに対して必要なリンクを作成したり、ライブラリをキャッシュしたりする。 - JM

To provide a method and a system for dynamically sectioning a shared cache and a signal generation medium.例文帳に追加

共有されたキャッシュを動的に区分するための方法、システム及び信号発生媒体を提供する。 - 特許庁

Consequently the number of access passes to the cache memory and the shared memory can be increased, throughput can be improved and an access time to the shared memory can be shortened.例文帳に追加

これによりキャッシュメモリ及び共有メモリへのアクセスパスを増やしスループットを高くする一方、共有メモリへのアクセス時間を短くすることができる。 - 特許庁

A cache area, a compressed cache area and a non-cache area are prepared in the shared memory 17, which are switched from one to another in a caching process.例文帳に追加

本発明は、共有メモリ１７にキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域を設け、これらキャッシュ領域、圧縮キャッシュ領域、キャッシュ対象外領域でキャッシングの処理を切り換える。 - 特許庁

An SCHC (L2 cache reference history control part) inputs pieces of L2 cache state information 360 and L2 cache access request 370 from the L2 caches and discriminate their attributes (exclusive areas or shared areas) by every line of L2.例文帳に追加

SCHC(L2キャッシュ参照履歴制御部)はL2キャッシュからL2キャッシュ状態情報360とL2キャッシュアクセス要求370を入力し、L2の各ラインごとに、その属性(専用領域か共用領域)を判断する。 - 特許庁

When an exclusive control instruction is issued and a corresponding cache is in the exclusive state or shared state, the cache is placed in the temporary ineffective state and the cache data are not made ineffective.例文帳に追加

排他制御命令時、該当するキャッシュの状態が排他状態もしくは共有状態であった場合、該当キャッシュの状態を仮無効状態へ状態遷移し、キャッシュデータを無効としない。 - 特許庁

To provide a shared cache memory device capable of making two processors perform collaborated processing more speedily.例文帳に追加

２個のプロセッサに、より高速に連携した処理を行わせることが可能な共有キャッシュメモリ装置を提供する。 - 特許庁

A CPU cache mechanism 305 is shared by a plurality of CPU cores 301-304 in a multi-core processor 30.例文帳に追加

ＣＰＵキャッシュ機構３０５は、マルチコアプロセッサ３０内の複数のＣＰＵコア３０１〜３０４に共有される。 - 特許庁

The shared disk 2 writes back the data of the block of the cache 41 based on the information held in the internal register.例文帳に追加

共有ディスク２は、内部レジスタに保持していた情報を基にキャッシュ４１の当該ブロックのデータを書き戻す。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁

Thus, it is possible to easily specify functions generating cache conflict, and to rearrange those functions by a link option so that the same cache line can be prevented from being shared, and to reduce any cache mistake.例文帳に追加

これにより、キャッシュコンフリクトを生じさせている関数を容易に特定でき、同一のキャッシュラインを共有しないようにそのような関数をリンクオプションで再配置することができ、キャッシュミスを削減することができる。 - 特許庁

A coherent I/O cache has a cache or a TLB (translation look aside buffer), and it can be shared by a plurality of ropes, each potentially belonging to a different partition.例文帳に追加

キャッシュまたはＴＬＢを有するコヒーレントＩ／Ｏキャッシュは、それぞれが異なるパーティションに潜在的に属する複数のロープで共有することが可能である。 - 特許庁

This cache control method manages use state of cache blocks using shared memories which can be accessed from each controller in order to perform exclusive control in which both controllers can transfer data to the same cache block unless the domains of data transfer overlap even if it is the same cache block.例文帳に追加

データ転送の領域が重ならない限り同一キャッシュブロックであっても両コントローラが同一キャッシュブロックにデータ転送を可能とする排他制御を行うため、各コントローラからアクセス可能な共有メモリを使用して、キャッシュブロックの使用状況を管理する。 - 特許庁

The multiprocessor system includes: a plurality of CPUs 11-14; the plurality of cache memories 21-24 provided correspondingly to the plurality of CPUs 11-14; a snoop control part 30 maintaining cache coherency between the plurality of cache memories; and a shared memory 50 allocated with a space 52 not taking the cache coherency between the cache memories.例文帳に追加

本発明にかかるマルチプロセッサシステムは、複数のＣＰＵ１１〜１４と、複数のＣＰＵ１１〜１４に対応して設けられた複数のキャッシュメモリ２１〜２４と、複数のキャッシュメモリ間のキャッシュコヒーレンシを保つスヌープ制御部３０と、キャッシュメモリ間のキャッシュコヒーレンシを取らない空間５２が割り当てられた共有メモリ５０と、を備える。 - 特許庁

Plural cache memories 2 broadcast memory access requests, which are transmitted by the respective cache memories, for accessing a shared memory 5 also to a directory memory 6 together with the shared memory 5 through an optical transmission medium 4 and the directory memory 6 broadcasts the internal states of all the plural cache memories 2 recorded in that directory memory 6 to these plural cache memories.例文帳に追加

複数のキャッシュメモリ２は、それぞれのキャッシュメモリが発信した、共有メモリ５をアクセスするメモリアクセス要求を、光伝送媒体４を介在させて、共有メモリ５と共にディレクトリメモリ６にもブロードキャストし、ディレクトリメモリ６は、そのディレクトリメモリ６に記録された複数のキャッシュメモリ２全ての内部状態を、それら複数のキャッシュメモリに向けてブロードキャストする。 - 特許庁

This system LSI is constituted of a processor group having data cache inside the system LSI and a high-capacity external shared memory as hard configurations.例文帳に追加

ハード構成として、システムＬＳＩ内部のデータキャッシュを持つプロセッサ群と、大容量の外部共有メモリとからなる。 - 特許庁

This system LSI is constituted of a processor group having a data cache inside the system LSI and a high-capacity external shared memory as hard configuration.例文帳に追加

ハード構成として、システムＬＳＩ内部のデータキャッシュを持つプロセッサ群と、大容量の外部共有メモリとからなる。 - 特許庁

Besides, address and tag information showing the address on a shared memory 400 and the state of the data held on the cache memories 120 and 220 inside respective processors 100 and 200 is held just by cache capacity for the unit of a cache line in processor cache tag tables 350 and 351.例文帳に追加

また、各プロセッサ１００，２００の内部のキャッシュ・メモリ１２０，２２０に共有メモリ４００上のどのアドレスのデータがどのような状態で保持されているかを示すアドレスおよびタグ情報を、プロセッサ・キャッシュ・タグ・テーブル３５０，３５１にキャッシュ容量分だけキャッシュ・ライン単位で保持する。 - 特許庁

A cache access transmission means 132 outputs an access address acquired through a local cache access address input means 161 from a CPU 110 through a remote cache access address output means 164 to a shared address bus 81.例文帳に追加

キャッシュアクセス伝達手段１３２はＣＰＵ１１０からローカルキャッシュアクセスアドレス入力手段１６１を介して取得したアクセスアドレスを、リモートキャッシュアクセスアドレス出力手段１６４を介して共有アドレスバス８１に出力する。 - 特許庁

Using a shared cache 320 inside the same memory space, a plurality of page conversion processing threads 312 reuse a conversion result of another page conversion processing thread 312 inside the shared cache 320 without performing inter-process communication.例文帳に追加

複数のページ変換処理スレッド３１２は、同じメモリ空間内にある共有キャッシュ３２０を利用することで、プロセス間通信を行うことなく、共有キャッシュ３２０内にある他のページ変換処理スレッド３１２の変換結果を再利用する。 - 特許庁

To provide a memory management system, preventing an increase in a hardware scale and efficiently managing the consistency of a cache memory and a shared memory in processing an image in a multi-processor system having a plurality of processors, the cache memory and the shared memory.例文帳に追加

複数のプロセッサ、キャッシュメモリ及び共有メモリを有したマルチプロセッサシステムで画像処理を行うときに、ハードウェア規模の増大を防ぎ、効率よくキャッシュメモリおよび共有メモリの整合性を管理できるメモリ管理システムを提供することである。 - 特許庁

A data conversion method group 112 converts shared data stored in a shared file server 108, stores the converted data in the server 108 as a cache file, and when a data conversion control mechanism 109 judges the effectiveness of the cache file, the server 108 transmits the cache file.例文帳に追加

データ変換メソッド群１１２は、共有ファイルサーバ１０８に記憶する記憶されている共有データをデータ変換し、共有ファイルサーバ１０８にキャッシュファイルとして記憶し、データ変換制御機構１０９によって、キャッシュファイルが有効と判断された場合に、共有ファイルサーバ１０８は、キャッシュファイルを送信する。 - 特許庁

A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.例文帳に追加

物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁