「unit processors」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each processor device has a plurality of processors 4-7 and this input/output control unit 1.例文帳に追加

プロセッサ装置は、複数のプロセッサ４〜７と入出力制御装置１とを有する。 - 特許庁

CONSTITUTING UNIT INFORMATION COLLECTION DEVICE, SYSTEM AND PROGRAM FOR MULTIPLE INFORMATION PROCESSORS例文帳に追加

複数の情報処理装置の構成ユニット情報収集装置およびシステムおよびプログラム - 特許庁

The processing unit contains processors, which control the system and main storage 例文帳に追加

(演算)処理装置の中にはシステムと主記憶装置を制御する複数のプロセッサがある - コンピューター用語辞典

To avoid an overhead of a processing control unit, when carrying out distribution processing by a plurality of processors connected to a network, and by the processing control unit for controlling the processors.例文帳に追加

ネットワークに接続されている複数の処理装置とこれらの処理装置を管理する処理管理装置とで分散処理を行う際の処理管理装置のオーバーヘッドを回避する。 - 特許庁

The data processing system has a set of processors, a host bridge and a system bus for connecting the set of processors with the host bridge in addition to the input/output adapter unit.例文帳に追加

データ処理システムは、入出力アダプタ・ユニットに加えて、プロセッサのセットと、ホスト・ブリッジと、プロセッサのセットとホスト・ブリッジを接続するシステム・バスとを有する。 - 特許庁

APPARATUS AND METHOD FOR TRANSFER OF SIGNAL GROUP BETWEEN DIGITAL SIGNAL PROCESSORS IN DIGITAL SIGNAL PROCESSING UNIT例文帳に追加

ディジタル信号演算装置におけるディジタル信号プロセッサ間の信号群転送装置および方法 - 特許庁

Information processors on respective desks (1-60) are connected with an imaging unit through a network.例文帳に追加

各机上（１〜６０）の情報処理装置と画像形成装置とをネットワークで接続しておく。 - 特許庁

The multiprocessor system 1 includes an address conversion unit 35 connected to the plurality of processors through a bus.例文帳に追加

マルチプロセッサシステム１は、複数のプロセッサとバスを介して接続されたアドレス変換部３５を有する。 - 特許庁

An interrupt control unit inputs interrupt signals to all the processors included in a circuit, when detecting a break signal from the break detection unit and when detecting break signals from the processors.例文帳に追加

割込制御ユニットは、ブレーク検出ユニットからのブレーク信号を検出した時およびプロセッサからのブレーク信号を検出した時に回路に含まれる全プロセッサに割込信号を入力する。 - 特許庁

This processing unit has plural processors CE0-CE3, and plural memories M0-M3 corresponding respectively to anyone of the plural processors, and the each processor CE1 of the plural processors is allowed to access switchingly the memories M0, M2 corresponding to the adjacent processors CE0, CE2.例文帳に追加

複数のプロセッサ（ＣＥ０〜ＣＥ３）と、各々が上記複数のプロセッサのいずれか１つに対応する複数のメモリ（Ｍ０からＭ３）とを有し、上記複数のプロセッサの各々（ＣＥ１）が、隣接するプロセッサ（ＣＥ０，ＣＥ２）に対応するメモリ（Ｍ０，Ｍ２）を切り替えてアクセスできるように構成した。 - 特許庁

A load information collection unit 63 collects call processor load information from call processors 30-32.例文帳に追加

負荷情報収集部６３は、呼処理プロセッサ３０〜３２から、呼処理プロセッサの負荷情報を収集する。 - 特許庁

This storage system is configured by including a control part having a plurality of processors and another unit.例文帳に追加

本発明は、複数のプロセッサを有する制御部及び他のユニットを含んで構成されるストレージシステムである。 - 特許庁

Also, at least one unit processor(unit processor P0) among the unit processors P0 to P3 is provided with a boot processing part 210 for executing interruption processing for making at least a part of the plurality of unit processors P0 to p3 initialize the corresponding OS based on the saved initial parameter.例文帳に追加

また、単位プロセッサＰ０〜Ｐ３のうち少なくとも一の単位プロセッサ（単位プロセッサＰ０）が、保存されている初期パラメータに基づいて複数の単位プロセッサＰ０〜Ｐ３の少なくとも一部に対し対応するＯＳを初期化させる割込み処理を実行するブート処理部２１０を備える。 - 特許庁

The asymmetric multiprocessor system creates a unit job list serving as reference information when unit jobs are assigned to the plurality of processors (S1), and creates a unit job schedule for determining the order of execution of the unit jobs and assigned processors of the unit jobs according to the list (S2 to S9).例文帳に追加

このために、非対称マルチプロセッサシステムでは、各単位ジョブを複数のプロセッサに割り当てる際の参照情報となる単位ジョブリストを作成し（Ｓ１）、そのリストに基づいて、各単位ジョブの実行順序とそれら単位ジョブの割り当て先プロセッサとを決定する単位ジョブスケジュール（Ｓ２〜Ｓ９）を作成する。 - 特許庁

The multiprocessor system is equipped with a plurality of unit processors P0 to P3, which can operate in parallel.例文帳に追加

複数の単位プロセッサＰ０〜Ｐ３を備え、単位プロセッサＰ０〜Ｐ３が並列に動作し得るマルチプロセッサを構成する。 - 特許庁

To provide a KVM switch, a communication unit and a communication adaptor that allow more consoles to access information processors and more information processors to be accessed from the consoles.例文帳に追加

情報処理装置にアクセスするコンソールの数及びコンソールがアクセス可能な情報処理装置の数を増やすことができるＫＶＭスイッチ、通信ユニット及び通信アダプタを提供する。 - 特許庁

An asymmetric multiprocessor system includes a plurality of processors, wherein at least a first processor and a second processor are asymmetric, and a plurality of unit jobs of predictable workloads are distributed among the plurality of processors in each unit job.例文帳に追加

非対称マルチプロセッサシステムは、複数のプロセッサを含んでおり、少なくとも第１のプロセッサと第２のプロセッサとが非対称であり、仕事量の予測可能な複数の単位ジョブを単位ジョブ毎に複数のプロセッサに振り分けて行わせる。 - 特許庁

A data processing apparatus causes plural processors to perform first data processing in parallel, and when storing data processed in parallel in a storage unit, converts addresses in the storage unit on the basis of the sizes of data caches for the plural processors and stores it.例文帳に追加

データ処理装置が、第一のデータ処理を複数のプロセッサに並列処理させ、並列処理されたデータを記憶部に格納する際に、複数のプロセッサのデータキャッシュのサイズに基づいて記憶部のアドレスを変換して格納する。 - 特許庁

To provide an information processing controller in a device capable of making another information processing unit within the same information processor unit use a part of sub-processors as an auxiliary processor.例文帳に追加

装置内の情報処理コントローラは一部のサブプロセッサを同じ情報処理装置内の他の情報処理ユニットに補助プロセッサとして利用させる。 - 特許庁

A multiprocessor system with a plurality of unit processors includes an OS1 and an interruption control unit 201 for assigning dynamic interruption requests and static interruption requests received by an interruption signal receiving unit 2 to unit processors P0-P3 in accordance with the priorities of the dynamic and the static interruption requests.例文帳に追加

複数の単位プロセッサを備えたマルチプロセッサシステムにおいて、割込み信号受付部２によって受付けられたダイナミック割込み要求及びスタティック割込み要求を、ダイナミック割込み要求及びスタティック割込み要求の優先度にしたがって単位プロセッサＰ０〜Ｐ３に割り当てるＯＳ１及び割込み制御部２０１を設ける。 - 特許庁

To reduce a minimum division unit when dividing a region for data processing and causing plural processors to perform parallel processing.例文帳に追加

データ処理の領域を分割して複数のプロセッサに並列処理させる際に、分割の最小単位を小さくする。 - 特許庁

To evade data destruction and access competition in an arithmetic unit provided with a sharing memory between plural processors.例文帳に追加

複数のプロセッサ間で共有可能なメモリを備えた演算装置において、データ破壊およびアクセス競合を回避する。 - 特許庁

Data to be written in a storage system by the server processors are written in the master disk unit, and copied to the data-mirroring disk units.例文帳に追加

サーバ・プロセッサにより記憶システムに書き込まれるデータは、マスタ・ディスク装置に書き込まれ、ミラー・ディスク装置に複写される。 - 特許庁

Data storage areas of slave processors 119 to 149 are secured by adding ineffective areas so that the data area of a master processor 109 is equal in deviation from a DMA transfer unit border to the data areas of the slave processors 119 to 149.例文帳に追加

ＤＭＡ転送単位境界からのずれが、マスタプロセッサのデータ領域とスレーブプロセッサのデータ領域で等しくなるように、無効領域を付加してスレーブプロセッサのデータ領域を確保する。 - 特許庁

xvi) Portable digital automatic data processors (limited to those at least consisting of a central processing unit, keyboard, and display 例文帳に追加

十六　携帯用のデジタル式自動データ処理機械（少なくとも中央処理装置、キーボード及びディスプレイから成るものに限る。） - 日本法令外国語訳データベースシステム

A mechanism such as an arithmetic unit or a cache memory in the physical processor is used in competition or shared among the logical processors.例文帳に追加

物理プロセッサ内の演算器、キャッシュメモリなどの機構は、論理プロセッサ間で競合して使用されあるいは共有される。 - 特許庁

The master and slave sales data processors update sale datas according to the unit prices corresponding to inputted article codes.例文帳に追加

マスタ及びスレーブ売上データ処理装置は、入力された商品コードと対応する単価に基づいて売上データを更新する。 - 特許庁

To provide a switching unit capable of switching information processors by detecting a line of sight in a plurality of screens.例文帳に追加

複数の画面における視線を検知することにより、情報処理装置を切り替えることのできる切替装置を提供する。 - 特許庁

Once the interrupt control unit detects the break signal, a clock control unit immediately supplies clock signals to the processors but supplies no clock signal to the peripheral circuit.例文帳に追加

クロック制御ユニットは、割込制御ユニットがブレーク信号を検出したら直ちにプロセッサにクロック信号を供給し、周辺回路にクロック信号を供給しない。 - 特許庁

Therefore, increase of the output frequency of acquisition requests from the unit processors which perform the acquisition request of hardware semaphore can be avoided, and the unit processors laid in the standby state for the acquisition of hardware semaphore can be operated as occasion demands.例文帳に追加

そのため、ハードウェアセマフォの取得要求を行う単位プロセッサから取得要求が出力される回数が増大することを避けることができ、ハードウェアセマフォの取得に対して待機状態とされた単位プロセッサを必要に応じて動作させることが可能となる。 - 特許庁

To provide an image processing system for using resources such as dedicated processors constituted of a plurality of processors which execute image processing at high speed and a work memory while sharing them, and to provide an image processing unit.例文帳に追加

本発明は、画像処理を実行する複数のプロセッサで高速に処理を実行する専用プロセッサやワークメモリなどの資源を共有して使用する画像処理システムおよび画像処理装置を提供する。 - 特許庁

A shared memory 40 capable of being accessed by the plurality of slave processors can be allocated to each the slave processor in an application area unit.例文帳に追加

複数のスレーブプロセッサがアクセス可能な共有メモリ４０は、アプリケーション領域単位で各スレーブプロセッサに割り当て可能に構成される。 - 特許庁

The determination unit 5 determines the clock frequency for every virtual machines 1 and 2 based on the threshold and a use ratio of the physical processors 3.例文帳に追加

決定部５は、仮想マシン１，２ごとに、しきい値と物理的なプロセッサ３の利用率とに基づいてクロック周波数を決定する。 - 特許庁

In a suitable embodiment, the identifiers are unit IDs of hyper-transport definition and the commands issued by the set of processors include unit ID fields including one or more unit IDs of the input/output adapters.例文帳に追加

好適な実施例では、これら識別子はハイパートランスポート定義のユニットＩＤであり、プロセッサのセットが発行するコマンドは入出力アダプタの一または複数のユニットＩＤを含むユニットＩＤフィールドを含む。 - 特許庁

The plurality of processors present within the range of radio communication transmits sender (destination) candidate registration messages to a control unit 5 respectively, whereas the control unit 5 selects one of the processors to which the messages have been transmitted and transmits a sender (destination) candidate notification message to the selected processor.例文帳に追加

無線通信の範囲内に存在する複数の処理装置は制御装置５に、それぞれ移動元（先）候補登録メッセージを送信し、制御装置５は、該メッセージを送信した処理装置の中から１つを選択し、選択した処理装置に移動元（先）候補通知メッセージを送信する。 - 特許庁

When any of the unit processors requests dispatch disabling, the OS permits the requested dispatch disabling if there is not any other unit processor dispatch-disabled earlier.例文帳に追加

この際、ＯＳは、単位プロセッサのうちのいずれかがディスパッチ禁止を要求した場合、先にディスパッチが禁止されている他の単位プロセッサがない場合には要求されたディスパッチ禁止を許可する。 - 特許庁

In a CPU 10, when exclusive control for transfer to OS between unit processors is performed, each unit processor outputs a synchronous semaphore acquisition request to a hardware semaphore part 13.例文帳に追加

ＣＰＵ１０において、単位プロセッサ間でＯＳに移行するための排他制御が行われる際に、各単位プロセッサが同期型のセマフォ取得要求をハードウェアセマフォ部１３に出力する。 - 特許庁

The input/output unit has output control elements 23, 24 having input ports from the plurality of processors and one output port respectively, and input control elements 25, 26 having ports for outputting to the processors and one input port respectively.例文帳に追加

入出力制御装置は、複数のプロセッサからの入力ポートと１個の出力ポートを有する出力制御素子２３、２４と、プロセッサへ出力するポートと１個の入力ポートを有する入力制御素子２５、２６を有する。 - 特許庁

To provide a matrix arithmetic unit capable of efficiently performing an operation with a small circuit scale by eliminating the transfer of data between processors.例文帳に追加

プロセッサ間のデータの授受を無くし、小さい回路規模で演算を効率良く行うことができる行列演算装置を提供すること。 - 特許庁

To suppress occurrence of a memory full state in an image processor as a master unit when a plurality of image processors cooperatively perform a processing.例文帳に追加

複数台の画像処理装置を連携させて処理を実行する際に、親機となる画像処理装置におけるメモリフルの発生を抑制する。 - 特許庁

A data-mirroring disk unit is assigned to a corresponding one of the multiple servers/processors by one server processor designated as the mount manager.例文帳に追加

ミラー・ディスク装置は、マウント・マネージャに指定された１台のサーバ・プロセッサにより、多重のサーバ・プロセッサのなかの対応する１台に割り当てられる。 - 特許庁

A plurality of unit processors each have a dispatch disabling flag 106 for disabling dispatch processing switching a task or thread therein.例文帳に追加

複数の単位プロセッサの各々が、自身においてタスクあるいはスレッドが切替えられるディスパッチ処理を禁止するディスパッチ禁止フラグ１０６を備える。 - 特許庁

An OS running on the processor controls dispatch between the unit processors P0 to P3 according to the on/off state of the dispatch disabling flag 106.例文帳に追加

また、プロセッサで動作するＯＳが、ディスパッチ禁止フラグ１０６のオン、オフ状態に基づいて単位プロセッサＰ０〜Ｐ３間のディスパッチを制御する。 - 特許庁

This cluster system is provided with a monitoring unit 3 for monitoring the communication status of a network 6 connecting diagnostic processors 13 and 23 for diagnosing a system.例文帳に追加

システムの診断を行う診断プロセッサ１３、２３の間を接続するネットワーク６の通信状態を監視する監視ユニット３を有する。 - 特許庁

The address conversion unit 35 converts address information from a processor which transmits an access request of the plurality of processors into address information within a shared memory space.例文帳に追加

アドレス変換部３５は、複数のプロセッサのうちアクセス要求を発したプロセッサからのアドレス情報を共有メモリ空間内のアドレス情報に変換する。 - 特許庁