「variable frequency clock」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then, the variable oscillation circuit 6 changes the frequency of the variable clock according to the frequency of the clock components of reproduced signals.例文帳に追加

そして、可変発振回路６は、可変クロックの周波数を再生信号のクロック成分の周波数に応じて変化させる。 - 特許庁

The frequency of an operation clock generated by a variable frequency divider 2 in accordance with a change in the clock frequency division ratio is changed in a clock frequency division setting register 3.例文帳に追加

クロック分周設定レジスタ３において、そのクロック分周比の変更に伴って可変分周器２によって生成される動作クロックの周波数が変更される。 - 特許庁

Then, the frequency divider circuit unit 26 comprises a variable frequency divider circuit 24 that frequency-divides the internal clock LCLK with a predetermined variable frequency dividing number.例文帳に追加

そして、分周回路部２６が、変更可能な所定の分周数で内部クロックＬＣＬＫを分周する可変分周回路２４を備える。 - 特許庁

SYNCHRONIZATION SYSTEM AND SYNCHRONIZATION METHOD OF MULTIPLE VARIABLE-FREQUENCY CLOCK GENERATORS例文帳に追加

複数の可変周波数クロック発生器の同期システムおよび同期方法 - 特許庁

The data processor (26) which operates according to the clock signal, the data processor comprising a clock frequency variable means (30) which can change the frequency of the clock signal, and a clock frequency control means which uses the clock frequency variable means to control the frequency of the clock signal.例文帳に追加

クロック信号に従って動作するデータ処理装置（２６）であって、前記クロック信号の周波数を可変とするクロック周波数可変手段（３０）と、前記クロック周波数可変手段を用いて、前記クロック信号の周波数の制御を行うクロック周波数制御手段とを有することを特徴とする。 - 特許庁

To provide a variable frequency divider circuit that is synchronized with an input reference clock and provides frequency division clocks with a different frequency division ratio and to provide a clock frequency division method using the circuit.例文帳に追加

入力基準クロックに同期し且つ分周比の異なる複数の分周クロックを得る可変分周回路およびそれを使用するクロック分周方法を提供する。 - 特許庁

The variable frequency divider 18 frequency-divides the unit clock CKi by the number Y and outputs a signal having a frequency being n times as large as the frequency fr of the reference clock CKr.例文帳に追加

可変分周器１８は、パルス数Ｙで単位クロックＣＫ_i を分周し、基準クロックＣＫ_r の周波数ｆｒのｎ倍の周波数を持つ信号を出力する。 - 特許庁

To achieve a frequency variable clock generation system of low jitter by using a delay circuit.例文帳に追加

延回路を用いて低ジッタの周波数可変クロック生成システムを実現する。 - 特許庁

As the result, a jitter amount of an output clock caused by changing over the frequency division of the variable frequency divider 22 can be suppressed to 1/2 of a jitter amount of an output clock caused by changing over the frequency division of the variable frequency divider 16.例文帳に追加

その結果、可変分周器２２の分周比切換に伴うその出力クロックのジッタ量は、可変分周器１６の分周比切換に伴うその出力クロックのジッタ量の１／２に抑えられる。 - 特許庁

The microprocessor 24 applies variable control to the communication clock C3 so as to apply variable control to the frequency of the panel driver clock C5 so that the frequency of the panel driver clock C5 and harmonic frequencies being an integer multiple of the frequency of the panel driver clock C5 are not overlapped with the frequency of a selected broadcast channel.例文帳に追加

マイクロプロセッサ２４は、通信クロックＣ３を可変制御することにより、パネルドライバクロックＣ５の周波数およびその整数倍の高調波周波数が、選局された放送チャンネルの周波数に重ならないように、パネルドライバクロックＣ５の周波数の可変制御を行う。 - 特許庁

To generate a clock signal variable in frequency over a wide range and with high resolution.例文帳に追加

広範囲、光分解能に周波数を可変することのできるクロック信号を生成する。 - 特許庁

To provide a variable frequency division device that is compliant with a fast clock signal.例文帳に追加

クロック信号が高速化した場合でも対応することのできる可変分周装置を得る。 - 特許庁

FREQUENCY VARIABLE OSCILLATION CIRCUIT, PHASE SYNCHRONIZING CIRCUIT AND CLOCK SYNCHRONIZING CIRCUIT USING THE SAME例文帳に追加

周波数可変発振回路並びにそれを用いた位相同期回路及びクロック同期回路 - 特許庁

VARIABLE FREQUENCY CLOCK OUTPUT CIRCUIT AND APPARATUS, MOTOR DRIVING APPARATUS, AND IMAGE FORMING APPARATUS例文帳に追加

周波数可変クロック出力回路及び同装置、モータ駆動装置びに画像形成装置 - 特許庁

Also, the frequency of a clock signal is reduced at a clock generating part 9, and a voltage outputted by a variable voltage source 8 is reduced.例文帳に追加

また、クロック発生部９でクロック信号の周波数を低減し、可変電圧源８が出力する電圧を下げる。 - 特許庁

A system master clock is obtained in a sleep state is obtained by applying decimal point frequency division to a master clock oscillated from a crystal oscillator 18A by the variable frequency divider 34.例文帳に追加

スリープ時システムマスタークロックは、水晶発振器１８Ａが発振したマスタークロックを可変分周器３４にて小数点分周することにより得る。 - 特許庁

The frequency variable clock 252 inputs an interval control signal based upon an interval adjusting operation by a user and then the frequency of the reference clock is varied.例文帳に追加

周波数可変クロック２５２には、ユーザの音程調整操作に基づく音程制御信号が入力され、これにより基準クロックの周波数が変化する。 - 特許庁

To perform variable speed photography in order to turn a frame frequency into an integer without changing the number of horizontal lines or clock frequency.例文帳に追加

水平ライン数及びクロック周波数を変更せずに、フレーム周波数が整数となるような可変速撮影を行う。 - 特許庁

The circuit includes a clock configured to form a clock train and a variable divider configured to divide the frequency of the clock train by a temporally-varying-divider value to modulate the clock train and generate a dithered clock train.例文帳に追加

クロック列を形成するクロック、及びクロック列を変調し、ディザリングされたクロック列を生成するべく、クロック列の周波数を時間変動分周値によって分周する可変分周器を有する。 - 特許庁

A variable frequency division circuit 102 inputs a clock signal Clk_b having the opposite phase to the clock signal Clk_a, and outputs a signal Do2 that is a frequency division of the clock signal Clk_b by a factor of P or P+1.例文帳に追加

可変分周回路１０２は、クロック信号Clk_aと逆相になるクロック信号Clk_bを入力し、クロック信号Clk_bに対するＰまたはＰ＋１の分周した信号Do2を出力する。 - 特許庁

A clock signal control unit 36 controls the frequency and phase of a clock signal outputted from a frequency-variable clock signal generating circuit 38 so that the dispersion may become the minimum.例文帳に追加

クロック信号制御部３６は当該分散が最小となるように周波数可変クロック信号発生回路３８が出力するクロック信号の周波数と位相を制御する。 - 特許庁

When a receiving buffer amount of the receiving buffer of the master channel reaches a predetermined center value, a variable clock unit is set to a center frequency and actuated, and the clock frequency of the variable clock unit is controlled and clock synchronized with the clock master side so that the receiving buffer amount after the actuation becomes stable at the center value.例文帳に追加

マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 - 特許庁

Upon receiving the generation frequency data, a state machine 14 outputs a state value corresponding to the generation frequency data to a frequency variable clock driver 16.例文帳に追加

発生頻度データを受け取ったステートマシン１４は、発生頻度データに対応する状態値を周波数可変クロックドライバ１６に出力する。 - 特許庁

The variable clock signal generation circuit generates, from photocurrent generated in the photoelectric conversion element, a variable clock signal that oscillates at a frequency proportional to the amount of photocurrent.例文帳に追加

可変クロック信号生成回路は、光電変換素子で発生した光電流から、光電流の大きさに比例する周波数で発振する可変クロック信号を生成する。 - 特許庁

The frequency deciding circuit 14 decides an operating frequency of the switching hub 1 based on the number of link information and transmits a clock control signal to a variable clock oscillator 13.例文帳に追加

周波数決定回路１４はリンク数情報を基にスイッチングハブ１の動作周波数を決定し、可変クロック発振器１３にクロック制御信号を送信する。 - 特許庁

A variable frequency oscillator 9 is controlled by the output of the loop filter 23 to generate the clock 11.例文帳に追加

可変周波数発振器９は、ループフィルタ２３の出力により制御されクロック１１を発生する。 - 特許庁

The variable frequency oscillation part VFO changes the phase of the symbol clock into a direction to cancel the deviation.例文帳に追加

可変周波数発振部ＶＦＯは、このずれが解消されるような向きにシンボルクロックの位相を変える。 - 特許庁

A microprocessor 24 controls a variable oscillator 25 to apply variable control to a frequency of a communication clock C3 of a digital communication transmission circuit 23.例文帳に追加

マイクロプロセッサ２４は、可変発振器２５を制御してデジタル伝送送信回路２３の通信クロックＣ３の周波数を可変制御する。 - 特許庁

This switching power source includes a microcomputer 1 which has a variable clock frequency and serves as a computing part operating in accordance with its clock, wherein the clock frequency of the microcomputer 1 is formed so as to operate as a switching frequency.例文帳に追加

本発明のスイッチング電源は、クロック周波数が可変可能でこのクロックに従って動作する演算処理部としてのマイコン１を有し、このマイコン１のクロック周波数をスイッチング周波数として動作するよう構成したものである。 - 特許庁

When a sampling frequency of digital data Si is high, a clock control signal Sc is inputted from an input terminal 7 to reduce an operating clock frequency of a cutoff frequency variable digital filter 10 generated by a clock generation unit 6.例文帳に追加

デジタルデータＳｉのサンプリング周波数が高いときには、クロック生成部６で生成されるカットオフ周波数可変デジタルフィルタ１０の動作クロック周波数を下げるように、クロック制御信号Ｓｃが入力端子７から入力される。 - 特許庁

In this integrated circuit device, the variable delay circuit inside the DLL circuit is omitted, instead a first reference clock N2 is generated by frequency-dividing a real clock N1 instead and a second reference clock N5 is generated by frequency-dividing timing signals N4 generated from the variable delay circuit 2 where the real clock passes through.例文帳に追加

ＤＬＬ回路内の可変遅延回路を省略し、代わりにリアルクロックＮ１を分周して第１の基準クロックＮ２を生成し、該リアルクロックが通過する可変遅延回路２から生成されるタイミング信号Ｎ４を分周して第２の基準クロックＮ５を生成する。 - 特許庁

To reduce power consumption by operating a module at frequencies in the vicinity of the lowest operating frequency by making a bus-clock frequency variable.例文帳に追加

バスクロック周波数を変更可能にして、モジュールを最低動作周波数近傍の周波数で動作させ、消費電力を低減する。 - 特許庁

A distance sensor 100 is configured so that a frequency division ratio N of a frequency divider 4 for 1/N frequency division of a reference clock signal F1 generated by an oscillator 2 and a frequency division ratio N of a frequency divider 10 for 1/N frequency division of a reference clock signal F2 generated by a PLL 8 are variable.例文帳に追加

距離センサ１００は、発振器２が生成した基準クロック信号Ｆ１を１／Ｎ分周する分周器４の分周比Ｎと、ＰＬＬ８が生成した参照クロック信号Ｆ２を１／Ｎ分周する分周器１０の分周比Ｎとを可変として構成される。 - 特許庁

Then, the oscillator circuit 10 corrects the frequency of the clock in accordance with the current of the variable current source PT.例文帳に追加

そして、発振回路１０は、可変電流源ＰＴの電流に応じてクロックの周波数を補正する。 - 特許庁

A variable frequency division circuit 101 inputs a clock signal Clk_a, and outputs a signal Do1 that is a frequency division of the clock signal Clk_a by a factor of P (P is an integer of two or greater) or P+1.例文帳に追加

可変分周回路１０１は、クロック信号Clk_aを入力し、クロック信号Clk_aに対するＰ（Ｐは２以上の整数）またはＰ＋１の分周した信号Do1を出力する。 - 特許庁

To the variable delay circuit 2 in common, the delay amount is controlled by delay control signals N9 and a frequency division clock for feedback is generated from a delay clock.例文帳に追加

共通の可変遅延回路２に対し、遅延制御信号Ｎ９により遅延量を制御し、該遅延クロックからフィードバック用の分周クロックを生成する。 - 特許庁

Also, password authentication is used, as used clock frequency is made variable, and password authentication is performed by a varied clock used for the pass word authentication.例文帳に追加

また、パスワード認証を使用し、更に使用するクロック周波数を可変とし、前記の可変させたパスワード認証に使用するクロックによりパスワード認証を行う。 - 特許庁

The frequency-divided first reference clock N2 and a variable clock N7 for which the second reference clock N5 is delayed are compared in a phase comparator 8 and the delay amount of the variable delay circuit 2 is controlled so as to match the phases of both clocks.例文帳に追加

分周された第１の基準クロックＮ２と第２の基準クロックＮ５を遅延させた可変クロックＮ７とを位相比較器８で比較し、両クロックの位相が一致する様に可変遅延回路２の遅延量を制御する。 - 特許庁

The control signal generator inputs a pumping signal outputted from the charge pump, generates an inactive variable control signal if a frequency of an external clock signal is higher than that of an internal clock signal, and generates an active variable control signal if the frequency of the external clock signal is lower than that of the internal clock signal.例文帳に追加

制御信号発生部は、チャージポンプから出力されるポンピング信号を入力し、外部クロック信号の周波数が内部クロック信号の周波数より高い時、インアクティブ可変制御信号を発生させ、外部クロック信号の周波数が内部クロック信号の周波数より低い時、アクティブ可変制御信号を発生させる。 - 特許庁

Frequency of the output clock signal c6 is varied by changes of a dividing radio of a variable divider 19.例文帳に追加

出力クロック信号ｃ６の周波数は，可変分周器１９の分周比が変更されることにより変化する。 - 特許庁

The low jitter clock has variable frequency and is programmed to control other test functions, such as the generation of arbitrary waveforms.例文帳に追加

低ジッタ・クロックは、可変周波数を有し、任意波形発生のような、他の検査機能を制御するようにプログラムされる。 - 特許庁

The incremental value is variable according to a processor clock frequency and adjustable under hardware and/or software control.例文帳に追加

増分値はプロセッサ・クロック周波数に応じて可変であり、ハードウエアおよび／またはソフトウエア制御の下で調整可能である。 - 特許庁

On the basis of the phase comparison of a delay clock signal D4, outputted from a variable delay circuit group 3 and a frequency divided clock signal (1/n)CLK, feedback control is applied to delay in the variable delay circuit group.例文帳に追加

可変遅延回路群３から出力された遅延クロック信号Ｄ４と分周クロック信号（１／ｎ）ＣＬＫとの位相比較に基づいて可変遅延回路群における遅延がフィードバック制御される。 - 特許庁

The interpolation parameter can be calculated as a function of a real ratio R proportional to a variable and a quotient of the symbol frequency Fsy divided by the clock frequency Fclk.例文帳に追加

補間パラメータは変数、及び、シンボル周波数Ｆｓｙをクロック周波数Ｆｃｌｋで割ったものに比例する実比Ｒの関数として計算される。 - 特許庁

The frequency of the clock signal from the oscillator circuit 13 is variably controlled in response to the random number data stored in the frequency variable data register 12.例文帳に追加

発振回路１３のクロックの周波数は、周波数可変データレジスタ１２に格納された乱数データに応じて可変制御されるようになっている。 - 特許庁