「variable frequency clock」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A phase variable 2nd clock 108B is generated at the same frequency of the sampling clock 108 from an output of a PLL circuit 4A, and the number of pulses from the changed point of the reproducing horizontal synchronization signal up to that of the data existence signal is counted by the two clocks 108, 108B at the same time.例文帳に追加

ＰＬＬ回路４Ａの出力から、サンプリングクロック１０８と同一周波数で位相可変の第２のクロック１０８Ｂを生成し、再生水平同期信号の変化点からデータ有無信号の変化点までのパルス数を２つのクロック１０８，１０８Ｂで同時にカウントする。 - 特許庁

A voltage/frequency variable control part 42 generates a voltage setting value and a frequency setting value of a high-speed clock or a low-speed clock on the basis of a restriction processing time, an execution processing time, and processing load information changing in real time activated according to a use situation supplied by at least a control processing part 8a or a control processing part 8b.例文帳に追加

電圧・周波数可変制御部４２は、少なくとも制御処理部８ａまたは制御処理部８ｂが供給する使用状況に応じて活性化されたリアルタイムに変化する処理負荷情報、実行処理時間、制約処理時間をもとに、電圧設定値、高速クロックまたは低速クロックの周波数設定値を生成する。 - 特許庁

To measure the jitter of a program clock reference(PCR), frequency offset and a drift rate in a motion picture engineering group(MPEG) by utilizing a selectable constant measurement bandwidth when PCR arrival time is unequal and a PCR rate is variable.例文帳に追加

プログラム時刻基準参照値(PCR)到着時間が不均一で、PCRレートが可変である場合に、選択可能な一定測定帯域幅を利用して、MPEGにおけるPCRのジッタ、周波数オフセット及びドリフト・レートを測定する。 - 特許庁

To provide a digital broadcasting receiver or the like that achieves synchronization between the time information and reference clock of a base station and those of a receiver without using a voltage-control crystal oscillator (VCXO) of a variable frequency.例文帳に追加

本発明は、可変周波数の水晶発器（ＶＣＸＯ）を用いること無く、基地局と受信装置間の時間情報および基準クロックの同期を実現することができる、デジタル放送受信装置等を提供する。 - 特許庁

Various image processing clocks PCLK1 can be generated from same reference clock by providing means 12 for resetting a first frequency division circuit 8 with a reset pulse 1 synchronized with a sync signal and the output VCLK from a PLL circuit 3 and generating a first image processing clock PCLK1 thereby setting the frequency division ratio N of a variable frequency division circuit 4 basically from a serial data.例文帳に追加

同期信号とＰＬＬ回路３の出力ＶＣＬＫとに同期したリセットパルス１で第１の分周回路８をリセットし、第１の画像処理クロックＰＣＬＫ１を生成する画像処理クロック生成手段１２を備えることで、基本的にシリアルデータから可変分周回路４の分周比Ｎを設定すれば、同一の基準クロックから様々な画像処理クロックＰＣＬＫ１を生成できる。 - 特許庁

This pulse delay circuit has a counter which operates an input signal as a trigger, a frequency variable means for varying the frequency of a clock signal which the counter concerned counts, and a pulse generating means to form a delayed pulse, in response to output of specified number from the counter.例文帳に追加

入力信号をトリガとして動作するカウンタと、当該カウンタがカウントするクロック信号の周波数を可変する周波数可変手段と、前記カウンタからの規定カウント数の出力を受けて遅延パルスを生成するパルス生成手段とを備えることを特徴とするパルス遅延回路。 - 特許庁

A switching part 22 inputs a frequency-division rate setting signal to be input to the variable frequency-divider 20 for switching the frequency of the clock signal f_VCO to be output by the voltage controlled oscillator 18 as a switching signal, and switches a plurality of bandpass filters installed in the bandpass filter part 24 to the voltage controlled oscillator 18 synchronously with the switching of the frequency for connection.例文帳に追加

切替え部２２は、電圧制御発振器１８の出力するクロック信号ｆ_ＶＣＯの周波数を切り替えるために可変分周器２０に入力する分周比設定信号が切替え信号として入力し、周波数の切替えに同期して帯域フィルタ部２４に設けた複数の帯域フィルタを電圧制御発振器１８に切り替えて接続する。 - 特許庁

Also, the filter circuit 11a is alternatively allowed to be constituted of a circuit making variable the signal frequency band passed by the frequency of the band control signal supplied by the filter control circuit 13, and the filter control circuit 13 is constituted of a phase synchronizing circuit 13 for generating a clock signal synchronized with the output signal of this filter circuit to make the clock signal be the band control signal.例文帳に追加

また、フィルタ回路１１ａは、フィルタ制御回路１３により供給される帯域制御信号の周波数によって通過する信号周波数帯域を可変とする回路で構成しても良く、フィルタ制御回路１３は、そのフィルタ回路の出力信号に同期したクロック信号を発生し帯域制御信号とする位相同期回路１３で構成される。 - 特許庁

By making the output X zero for a latch 33 at the time of frequency pull-in, based on a phase error signal E, the oscillation clock frequency of a VFO(variable frequency oscillator) is controlled by using the result of the addition of the output G of a constant multiplier 31 and the output Y of an accumulator 34 which is the accumulated result of the output of another constant multiplier 32.例文帳に追加

周波数引き込み動作時にはイネーブル付きラッチ３３の出力Ｘを０にすることで、位相誤差信号Ｅに基づき、定数乗算器３１の出力Ｇと、他の定数乗算器３２の出力の累算結果であるアキュムレータ３４の出力Ｙとの加算の結果を用いて、ＶＦＯ（可変周波数発振器）の発振クロック周波数を制御する。 - 特許庁

The oscillator circuit 10 generates a constant delay time by use of a current source and a load element to determine a frequency of the clock, and includes an integrator 15 which integrates the clock, a comparator 16 which compares an output voltage of the integrator 15 with a reference voltage Vref, and a variable current source PT which changes a current in accordance with the comparison result of the comparator 16.例文帳に追加

電流源と負荷素子とを用いて一定遅延時間を生成してクロックの周波数を決定する発振回路１０であって、クロックを積分する積分器１５と、積分器１５の出力電圧と基準電圧Ｖｒｅｆとを比較するコンパレータ１６と、コンパレータ１６の比較結果に応じて電流が変化する可変電流源ＰＴとを含む。 - 特許庁

The modulator provided with a variable vibrator for varying and outputting the amplitude of a modulation signal and a modulation part for modulating a clock signal with the modulation signal outputted from the variable modulator divides the frequency of a modulated signal outputted from the modulation part and adjusts the output level of the variable modulator based on the level of the carrier component of the modulated signal and the level ratio of a side band component.例文帳に追加

変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、 前記変調部から出力された被変調信号を分周し、この被変調信号のキャリア成分のレベルと側帯波成分のレベル比に基づいて前記可変振幅器の出力レベルを調整する。 - 特許庁

To provide a decoding method which decodes a reproduced voice without degradation of quality even in the case of overs or shorts of the number of reproduced voice samples, which are caused by frequency error of a bit clock, by controlling read/write of a buffer by variable length.例文帳に追加

バッファにおける書き込み、読み出し制御を可変長扱いにすることにより、ビットクロックの周波数誤差に起因する再生音声サンプル数の過不足が発生しても、品質劣化を伴わずに再生音声を復号できる復号方法を提供する。 - 特許庁

The failure inspection apparatus comprises a transmission part for sending the test patterns to the integrated circuit with a specified clock frequency, a voltage application part having a gain variable amplifier and applying inspection voltage to the integrated circuit, a control part for controlling the gain of the gain variable amplifier, and a receiving part for accepting the result processed by the integrated circuit according to the test patterns.例文帳に追加

故障検査装置は、一定のクロック周波数でテストパターンを集積回路に送る送信部と、利得可変増幅器を有し、集積回路に検査電圧を印加する電圧印加部と、利得可変増幅器の利得を制御する制御部と、テストパターンに基づいて集積回路で処理された結果を受け取る受信部とを備える。 - 特許庁

The light emitting diode drive device is provided, which is characterized by including a power supply unit to supply a drive power to at least one light emitting diode by switching an input power supply, a switching control unit to control switching of the power supply unit in accordance with a clock signal that is provided, and a clock signal generating unit to provide the clock signal having a frequency variable range set in advance to the switching control unit.例文帳に追加

入力電源をスイッチングして少なくとも１つの発光ダイオードに駆動電源を供給する電源供給部と、提供されるクロック信号に応じて前記電源供給部のスイッチングを制御するスイッチング制御部と、前記スイッチング制御部に、予め設定された周波数可変範囲を有する前記クロック信号を提供するクロック信号発生部と、を含むことを特徴とする発光ダイオード駆動装置を提供する。 - 特許庁

To generate a stable clock even in the case of using a voltage controlled oscillator(VCO) having a wide frequency variable area by outputting an exact control voltage corresponding to a phase difference between a reference signal and a compare signal to the VCO even when the phase difference is close to '0'.例文帳に追加

基準信号Ｒｅと比較信号Ｖａの位相差が０付近となった場合でも、位相差に応じた正確な制御電圧をＶＣＯ１４へ出力して、非常に広い周波数可変域をもつＶＣＯ１４を使用した場合でも安定したクロックを生成すること。 - 特許庁

A voltage controlled oscillator 270 generates a clock signal having a variable frequency corresponding to the level of a control voltage, and a control voltage generator 260 utilizes a difference between a prescribed reference voltage and a feedback voltage reflecting the first driving voltage to generate the control voltage.例文帳に追加

電圧制御発振器２７０は制御電圧のレベルに応じた可変の周波数を有するクロック信号を発生し、制御電圧発生器２６０は所定の基準電圧と第１駆動電圧を反映するフィードバック電圧との差を利用して制御電圧を発生する。 - 特許庁

Even when the voltage-controlled oscillator operated, following the frequency of an input clock, stops its operation, since the output fixing sections 31 fix outputs of the variable delay circuits 30, the output of the voltage-controlled oscillator 8 is not made unstable.例文帳に追加

従って、入力クロックの周波数に追従して動作する電圧制御発振器が動作停止状態になっても、出力固定部３１によって可変遅延回路３０の出力を固定するため、電圧制御発振器８の出力が不定状態になることがない。 - 特許庁

The jitter control means composed of a frequency dividing circuit 12, phase comparing circuits 14 and 15, counters 15 and 17 and a variable delay circuit 13 updates the select signal until selecting a reception side terminal in which the capacitive reflection pulse is overlapped on the jitter portion of the input clock in the reception side terminal.例文帳に追加

分周回路１２、位相比較回路１４、１５、カウンタ１５、１７、可変遅延回路１３からなるジッタ調整制御手段は、受信側端子における入力クロックのジッタ部分に容量性反射パルスが重なる受信側端子を選択するまで選択信号を更新する。 - 特許庁

An output waveform variable buffer 107 applies waveform conversion to a logic signal generated from the recovered clock signal on the basis of the decision result according to conditions decided by a voltage generated from the frequency of the recovered clock signal and a power supply voltage applied from a power supply voltage supply device 109 to generate a data signal to be sent via the transmission line.例文帳に追加

出力波形可変バッファ１０７は、ロジック回路１０６が判定結果と再生クロック信号から生成したロジック信号を、周波数／電圧コンバータ１０８が再生クロック信号の周波数から生成した電圧と電源電圧供給器１０９から供給される電源電圧とから決定した条件で波形変換し、伝送路を介して送信するデータ信号を生成する。 - 特許庁

To provide a voltage boosting device in which the operation is stabilized after starting a DC-DC converter before the operation is settled by performing variable control of the frequency of a clock signal depending on the boosting operation or dropping operation when the DC-DC converter is started, and to provide a voltage dropping device and a liquid crystal display.例文帳に追加

ＤＣ−ＤＣコンバータの起動時の昇圧動作又は降圧動作に応じたクロック信号の周波数の可変制御を行って、ＤＣ−ＤＣコンバータの起動時から安定動作に移行するまで動作を安定させる電圧昇圧装置、電圧昇降圧装置及び液晶表示装置を提供する。 - 特許庁

A plurality of transmitter side optical transmitters 1031, 1032,..., 103N receive a clock signal 102 with the same frequency and the same phase and transmit optical signals 1141, 1142,...114N whose overhead arrangement positions are changed for each wavelength by respective variable delay sections 107 under the control of a phase control section 126 to a transmitter side WDM device 121.例文帳に追加

複数の送信側光伝送装置１０３_1、１０３_2、……１０３_Nは、同一周波数で同一位相のクロック信号１０２を入力し、位相制御部１２６の制御の下でそれぞれの可変遅延部１０７で波長ごとにオーバヘッドの配置位置を変えられた光信号１１４_1、１１４_2、……１１４_Nを送信側ＷＤＭ装置１２１に送出する。 - 特許庁

To perform normal quadrature demodulation on a plurality of reception signals in spite of using one sampling clock by using a numerical controlled oscillator for a variable local signal generator when demodulating a baseband signal from an IF signal obtained by performing frequency conversion on the reception signals simultaneously with A/D conversion in a case where a plurality of transmission signals of different frequencies are to be received.例文帳に追加

周波数の異なる複数の送信信号を受信する場合に、各受信信号をＡ／Ｄ変換と同時に周波数変換して得たＩＦ信号からベースバンド信号を復調するに際して、可変局所信号発生器に数値制御発振器を使用し、１個のサンプリングクロックを用いながらも、それら複数の受信信号に対して正常な直交復調が実現できるようにする。 - 特許庁