「vertical-drain method」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

SOLUBLE VERTICAL DRAIN MATERIAL AND SOFT GROUND IMPROVING METHOD USING THE SAME例文帳に追加

溶解性鉛直ドレーン材、及びそれを用いた軟弱地盤の改良工法 - 特許庁

To provide a method for regenerating a vertical drain pipe which can cure the thermosetting resin of a liner material uniformly even when the drain pipe is long and an apparatus for the method.例文帳に追加

長い排水竪管でも均一にライナー材の熱硬化性樹脂を硬化できる排水竪管の更生方法および装置。 - 特許庁

In a construction method for an underwater foundation, a plurality of vertical drain members 22 are driven into the water bed ground A at a scheduled place of submergence of a caisson skeleton until the vertical drain members reach a load bearing layer.例文帳に追加

水中基礎の構築工法では、ケーソン躯体１０の沈設予定個所の水底地盤Ａ中に、バーチカルドレーン材２２を支持層に到達するまで複数本打設する。 - 特許庁

To provide a regenerating method of restoring branched drain pipe for regenerating the inside surface of the branched drain pipe exclusive for each floor, which is connected to a vertical main drain pipe, by grinding and coating for a short time without separating each drain branched pipe from the vertical main drain pipe in a building of plural storeys such as a condominium.例文帳に追加

マンションのような複数階建ての建造物で、１つの排水竪主管に接続した各階専用の排水枝管の内面を各排水枝管と排水竪主管を切離さずに短期間に研磨、塗装を行って更生する排水枝管の更生方法を提供すること。 - 特許庁

To provide a vertical semiconductor device which has reduced capacitance between a drain and a source and reduced capacitance between the drain and a gate and has a high breakdown voltage and low on-resistance, and a method for manufacturing the vertical semiconductor device.例文帳に追加

ドレインーソース間の容量、ドレインーゲート間の容量を抑制した高耐圧、低オン抵抗の縦型半導体装置及び縦型半導体装置の製造方法を提供する。 - 特許庁

To provide a vertical channel memory which comprises a substrate, a channel, a multilayer structure, a gate, a source and a drain, and to provide a manufacturing method therefor.例文帳に追加

基板、チャネル、多層構造、ゲート、ソーおよびドレインを含む縦型チャネルメモリーと、その製造方法を提供する。 - 特許庁

The method for manufacturing vertical MOS transistor prevents the deterioration of characteristic from occurring for a long term, by generating destruction between a drain and a source in the latter.例文帳に追加

ドレイン−ソース間破壊を後者で発生させることにより長期的に特性劣化が生じないようにする。 - 特許庁

To provide a method of renovating a vertical drain pipe preventing the seal breakage or the like of a trap even if toilet bowl drain or the like flows in at a stroke by forming a resin layer with a uniform thickness on the inner surface of whole piping easily in a short time even if the vertical drain pipe is long.例文帳に追加

排水立て管が長い場合でも容易・短時間に全配管の内面に均一の厚さで樹脂層を形成でき、大便器排水等が一気に流入してもトラップ破封等を防止できる排水立て管の更正方法を提供する。 - 特許庁

METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, SURFACE IRRADIATION TYPE SOLID-STATE IMAGING APPARATUS HAVING VERTICAL TYPE OVERFLOW DRAIN STRUCTURE AND ELECTRONIC SHUTTER FUNCTION, AND ITS MANUFACTURING METHOD例文帳に追加

半導体装置の製造方法及び縦型オーバーフロードレイン構造及び電子シャッタ機能を有する表面照射型固体撮像装置並びにその製造方法 - 特許庁

The method is for regenerating the branched drain pipe equipped with branch pipes 11a, 11b, etc., connected to a vertical main drain pipe 10 and the plugged tees joint 17 exclusively for the drain pipe having the operational plug from the outside for cleaning the branch pipes 11a, 11b, etc.例文帳に追加

排水竪主管１０に接続された枝管１１ａ，１１ｂ・・・と、この枝管１１ａ，１１ｂ・・・を清掃するため外部から操作可能なプラグを有する排水管専用プラグ止めチーズ継手１７とを備えた排水枝管を更生する方法である。 - 特許庁

To provide a drain pipe regeneration method which can complete a whole process within a tolerable time without interfering with the life of a resident while the resident lives as usual, and which can line a drain pipe irrespective of a vertical main pipe, a horizontal main pipe, and a branch pipe continuously by a single apparatus and a single method.例文帳に追加

人が住んでいる状態のまま、生活に支障を生じない許容時間帯の中で全工程を完了できること、排水管を縦主管、横主管、枝管の区別なく単一の装置と工法で連続してライニングできること。 - 特許庁

In the vertical MOS transistor and its manufacturing method, when a gate voltage is applied to a gate electrode 9a, a channel is so formed along a trench 4 in a body region 3 that an electron current flows from a drain layer 1 to a source layer 7.例文帳に追加

ゲート電極9aにゲート電圧が印加されると、トレンチ4に沿ってボディ領域3にチャネルが形成され、ドレーン層1からソース層7に電子電流が流れる。 - 特許庁

To provide a soil improving method of excellent workability and economic efficiency while securing a positive drain function by completely dispensing with a sand mat, or using the sand mat of thin layer thickness without necessarily requiring sand of good quality even in the case of needing the sand mat in a vertical drain method.例文帳に追加

鉛直ドレーン工法において、サンドマットが全く不要となるか、あるいは必要な場合でも層厚が薄くて済み、必ずしも良質の砂を必要とせず、施工性および経済性に優れ、かつ確実な排水機能が得られる地盤改良工法を提供する。 - 特許庁

To provide a method and a structure in which the vertical type DMOS as a typical high voltage operation transistor is effectively subjected to element separation, and at the same time, drain-source on-resistance is decreased.例文帳に追加

高電圧動作トランジスタとして代表的な縦型ＤＭＯＳを効果的に素子分離すると同時にドレーン・ソースオン抵抗を減少させる方法と構造とを提供する。 - 特許庁

To provide a construction method and an execution structure enabling a vertical drain to be driven in the improving object ground even if soil bearing power of the whole area of the weak ground is not improved.例文帳に追加

軟弱地盤の全域の地耐力を向上させなくても、改良対象地盤に鉛直ドレーンを打設することを可能ならしめる工法及び施工構造を提供する。 - 特許庁

To provide a semiconductor memory device with a simple fabrication process, in which an ohmic contact is formed between a drain region of a vertical transistor and a buried bit line, and a method for fabricating the same.例文帳に追加

垂直型トランジスタのドレイン領域と埋め込みビットラインとの間に抵抗接点（ohmic contact）を形成しつつも、その製造工程が簡単な半導体メモリ素子及びその製造方法を提供すること。 - 特許庁

To provide a semiconductor device which can prevent a punch through due to contact implantation and/or source drain implantation, and includes a vertical transistor having superior transistor characteristics, and to a provided method of forming the semiconductor device.例文帳に追加

コンタクト注入および／またはソースドレイン注入を行うことに起因するパンチスルーを防止でき、優れたトランジスタ特性を有する縦型トランジスタを備えた半導体装置およびその製造方法を提供する。 - 特許庁

To provide a vertical power MOSFET whose cell spacings can be made to shrink fully, whose drain dielectric strength can be improved without sacrificing the ON-resistance, and which uses trench side surfaces as channels, and to provide a method of manufacturing a MOSFET.例文帳に追加

セルピッチの間隔を十分シュリンクさせるとともにオン抵抗を犠牲にすることなくドレイン耐圧を向上させることができるトレンチ側面をチャネルとする縦型のパワーＭＯＳＦＥＴ及びその製造方法を提供する。 - 特許庁

To obtain a fabrication method of Bi-CMOS semiconductor device in which ion implantation conditions can be set independently for the emitter region of a vertical PNP bipolar transistor and the source-drain region of a PMOS transistor without requiring additional photoresist processes.例文帳に追加

Ｂｉ−ＣＭＯＳ半導体装置の製造方法において、フォトレジスト工程を追加することなく、縦型ＰＮＰ型バイポーラトランジスタのエミッタ領域とＰＭＯＳトランジスタのソース／ドレイン領域とのイオン注入条件をそれぞれ独立に設定することができるようにする。 - 特許庁