Recesses 50 and 50 having an enlarging cross-section are formed sideward between the opposite side parts of the gate electrode 3 and the surface of the semiconductor substrate.例文帳に追加

ゲート電極３の両側部と半導体基板表面との間に、それぞれ側方へ向けて断面末広がりの窪み５０，５０が形成されている。 - 特許庁

Next, polysilicon is deposited in the second pair of tranches and the recesses to form a recess conductive gate.例文帳に追加

次に，第２組のトレンチ内及びリセス内にポリシリコンを堆積させ，それにより，リセス導電性ゲートを形成する。 - 特許庁

To provide a most suitable manufacturing method of a semiconductor device including recesses that are effective to increase the capacitance of a floating gate.例文帳に追加

浮遊ゲートの容量の増加に効果的な凹部を備えた半導体装置の最適な製造方法を提供する。 - 特許庁

The shunt FET 1A has a gate electrode 30 on a gate region 34 inside a contact layer 17, a source electrode 31 and a drain electrode 32 on both sides of the gate electrode 30 on the contact layer 17, and a pair of recesses 35 on both sides of the gate region 34.例文帳に追加

シャントＦＥＴ１Ａは、コンタクト層１７内のゲート領域３４上にゲート電極３０を有し、コンタクト層１７上のゲート電極３０の両側にソース電極３１およびドレイン電極３２を有し、ゲート領域３４の両側に一対のリセス３５を有する。 - 特許庁

Gate polysilicon wiring 21 and a protective diode 22, which are covered with the interlayer insulating film 8 and electrically connected with the gate electrode 7, are embedded in recesses 25, 26.例文帳に追加

層間絶縁膜８で覆われ、ゲート電極７に電気的接続されたゲートポリシリ配線２１および保護ダイオード２２は凹部２５，２６に埋め込まれている。 - 特許庁

Thus, divided portions 12a of the gate mark 12 with sharp recesses and projections is uniformized, and a surface 12d of the gate mark 12 is finished to a smooth projected curved surface.例文帳に追加

これにより、鋭利な凹凸を有するゲート跡１２の分断部分１２ａが均され、ゲート跡１２の表面１２ｄが、滑らかな凸状の曲面となる。 - 特許庁

The coating type transparent conductive film 12, formed on the portions of the recesses 10a, can be utilized as pixel electrodes and can be three-dimensionally overlapped on gate electrodes 2.例文帳に追加

凹所１０ａの部分に形成される塗布型透明導電膜１２は、画素電極として利用することができ、ゲート電極膜２と立体的にオーバーラップさせることができる。 - 特許庁

A TFT1 has a reverse stagger structure with a bottom gate configuration, the source electrode 4 is formed into an H shape having two recesses 4a each for receiving the tip 5a of the drain electrode 5.例文帳に追加

ＴＦＴ１は、ボトムゲート構造を有する逆スタガ型構造となっており、ソース電極４は、ドレイン電極５を先端部５ａ側から受け入れるための２個の凹部４ａを有するＨ型形状をしている。 - 特許庁

The nozzles 5 are so provided that the fore end parts thereof are recesses from a cavity face 2b of the mold 2 and that the bores thereof are small-sized as the nozzles are off from a gate 6a of the resin injection pipe 6.例文帳に追加

ノズル５は、その先端部が金型２のキャビティ面２ｂに対して凹設され、樹脂注入管６のゲート６ａから離間するほどノズル５の口径が小さくなるように設けられる。 - 特許庁

The photosensitive acrylic resin film 10 is patterned by utilizing halftone exposure, so as to decrease the thickness of the film in recesses 10a and to expose source-drain electrode films 7 and gate electrode films 2, as shown in (m) in contact hole positions 10b.例文帳に追加

ハーフトーン露光を利用し、凹所１０ａで感光性アクリル系樹脂膜１０の厚さが減少し、コンタクトホール位置１０ｂでは、（ｍ）に示すようにソース・ドレイン電極膜７やゲート電極膜２が露出するようにパターニングする。 - 特許庁

At least parts of upper surfaces of the first and second regions 2a and 2b are recessed from an upper surface of the element formation region 1 to a depth which is ≥5% of a channel width W, and the gate electrode 4 is partially present in each of the recesses 7.例文帳に追加

第１領域２ａ及び第２領域２ｂの上面の少なくとも一部分ずつは、素子形成領域１の上面よりも下に、チャネル幅Ｗの５％以上の深さに凹んでおり、それら凹み７内にもゲート電極４の一部分ずつが存在している。 - 特許庁

Memory function bodies 11 and 11 each consisting of a charge holding part 31 composed of a material having a charge storing function and a scattering preventive insulator 32 having a function for preventing scattering of stored charges are formed on the opposite sides of the gate electrode 3 in the mode for filling the recesses 50 and 50.例文帳に追加

窪み５０，５０を埋める態様でゲート電極３の両側に、電荷を蓄積する機能を有する材料からなる電荷保持部３１と蓄積された電荷の散逸を防止する機能を有する散逸防止絶縁体３２とから成るメモリ機能体１１，１１が形成されている。 - 特許庁

At this point, projections 4a and 4b are formed on the gate electrodes 2 which extend vertical in the direction of a channel, whereby a leakage current generated by electric changes accumulated in the recesses or the gaps generated on an interlayer insulating film can be restrained.例文帳に追加

このとき、ゲート電極２上であって、チャネル長方向に対して垂直に突起部４ａ，４ｂを形成して、層間絶縁膜９に生じた窪みあるいは空隙に電荷等が蓄積されることにより発生するリーク電流を抑制する。 - 特許庁

The retainer 40 constitutes a gate shape having a pair of side pieces 42, fits the side pieces 42 into retainer mounting recesses 31 provided on both side faces of the female connector housing 20, and is attached so as to stride the female connector housing 20.例文帳に追加

リテーナ４０は一対の側片４２を備えた略門形状をなし、雌側コネクタハウジング２０の両側面に設けられたリテーナ装着凹部３１へ各側片４２を嵌め込みつつ雌側コネクタハウジング２０を跨ぐように取り付けられる。 - 特許庁

On both sides of the gate electrode 3, memory function groups 11 and 11 composed of charge holding sections 31 made of a material having a charge accumulating function and dissipation preventing insulators 32 having functions of preventing dissipation of accumulated charges are formed in a state where the groups 11 and 11 bury recesses 50 and 50 formed between the side faces 3b of the gate electrode 3 and the slopes 18b of the recessed groove.例文帳に追加

ゲート電極３の側面３ｂと凹溝の斜面部１８ｂとの間の窪み５０，５０を埋める態様で、ゲート電極３の両側に、電荷を蓄積する機能を有する材料からなる電荷保持部３１と蓄積された電荷の散逸を防止する機能を有する散逸防止絶縁体３２とから成るメモリ機能体１１，１１が形成されている。 - 特許庁

In regions located on both sides of the gate electrode out of the element formation region 170, sidewalls inclined with respect to a principal surface of the semiconductor substrate 101 for exposing a facet surface of a semiconductor single crystal are included, recesses 130 having corners rounded are formed, and the source/drain regions 150 are formed of a silicon mixed crystal embedded in the recess 130.例文帳に追加

素子形成領域１７０のうちゲート電極の両側方に位置する領域には、半導体基板１０１の主面に対して傾いた半導体単結晶のファセット面を露出させる側壁を有し、コーナー部が丸められたリセス１３０が形成されており、ソース／ドレイン領域１５０は、リセス１３０に埋め込まれたシリコン混晶で構成されている。 - 特許庁

A plurality of trenches T reaching the N-type drain region 2a through the low-concentration P-type body regions 3 from the upper surfaces of the N-type source regions 4 and the high-concentration P-type body regions 5, and extending in the same direction while repeating recesses and projections in top view are formed, and the gate electrodes 7 are embedded in the trenches T.例文帳に追加

Ｎ型ソース領域４および高濃度Ｐ型ボディ領域５の上面から低濃度Ｐ型ボディ領域３を貫通してＮ型ドレイン領域２ａに達し、平面的に見て凹凸を繰り返しながら同一方向に延びる複数のトレンチＴが形成されており、ゲート電極７はトレンチＴに埋め込まれている。 - 特許庁

In a lithographic process using a reticle pattern 110 having substantially linear gate electrode patterns 101, 101', protrusions 100 where contact regions are disposed at least partly are formed at approximately the centers of the long sides of the linear gate electrode patterns between transistor regions of a reticle pattern, and recesses are formed on the opposite side to the protrusions so that at least the protruding sides of the protrusions all face opposite.例文帳に追加

実質的に直線状のゲート電極パターン１０１、１０１′を備えたレティクルパターン１１０を用いてリソグラフィ工程を行うに際して、レティクルパターンのトランジスタ領域間にはコンタクト領域を少なくとも一部配置される凸部１００を直線状のゲート電極パターンの長辺のほぼ中央に形成し、且つ凸部とは反対側の辺に少なくとも前記凸部の突出する辺のすべてが対向するように凹部を形成する。 - 特許庁