「"内部レジスタ"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

入力端子に与えられるデータが、転送データか、あるいは通常時の動作を制御する内部レジスタに設定される設定データかを区別する制御端子に、内部レジスタに与えられるデータが内部レジスタに設定される設定データとして認識する信号を与え、ホルトモードを解除する。例文帳に追加

A signal for recognizing data given to an internal register as set data to be set to the internal data is given to a control terminal for distinguishing whether data given to an input terminal is transfer data or the set data to be set to the internal register controlling operation in normal time to release a fault mode. - 特許庁

内部レジスタを有する回路基板、およびこの回路基板を利用する電気アセンブリ例文帳に追加

CIRCUIT BOARD WHICH HAS INTERNAL REGISTER, AND ELECTRIC ASSEMBLY USING THIS CIRCUIT BOARD - 特許庁

そして、内部レジスタに保持されているデータが排出されるとリセットを行い入力を許可する。例文帳に追加

When the data held in the internal register are discharged, resetting is performed and an entry is permitted. - 特許庁

調停部１−７は書き込み要求信号を受信したとき内部レジスタ書き込み信号を生成する。例文帳に追加

An intervention part 1-7 generates an internal resister write signal when receiving the write request signal. - 特許庁

この算出結果は、内部レジスタ１９０および転送方法判断情報６１０に反映される。例文帳に追加

The calculation result is reflected on an internal register 190 and transfer method determination information 610. - 特許庁

ＤＳＰ１２は、サンプリング周期でＦＰＧＡ１４の内部レジスタ１４１のデータを読出して処理し、結果をＦＰＧＡ１４の内部レジスタ１４２に書込む。例文帳に追加

The DSP 12 reads and processes the data in the internal register 141 of the FPGA 14 in a sampling cycle and writes the result in an internal register 142 of the FPGA 14. - 特許庁

内部レジスタ２４は、２バンク構成にし、バンク切り換え用レジスタを内部レジスタ２４に用意して、外部ＣＰＵ２１から２バンクの書き込み信号を共用する。例文帳に追加

The internal register 24 is configured as a two-bank structure, the bank-changeover register is prepared in the internal register 24, and the external CPU 21 uses two-bank writing signals in common. - 特許庁

内部レジスタ部１−６は、外部レジスタ部１−５から出力されるデータを内部レジスタ書き込み信号が入力されたときに読み込んで保存し、このデータをマクロ回路１−３の動作クロックに同期して出力する。例文帳に追加

The internal resister part 1-6 reads and stores the data outputted from the external resister part 1-5 when the internal resister write signal is inputted, and outputs the data in synchronism with the operating clock of a micro circuit 1-3. - 特許庁

スキャンチェーンで接続された複数の内部レジスタを有し、初期設定データを前記内部レジスタに設定する半導体集積回路であって、圧縮された状態で入力される初期設定データを解凍する解凍部と、スキャンチェーンに従って、前記解凍部により解凍された前記初期設定データを前記内部レジスタに設定する制御部とを有することとした。例文帳に追加

The semiconductor integrated circuit having a plurality of internal registers connected by a scanning chain and capable of setting initializing data in these internal registers comprises a decompression part for decompressing the initializing data inputted in a compressed state and a control part for setting the initializing data decompressed by the decompression part in the internal registers. - 特許庁

はそれ自身の内部レジスタを持ち、それらすべては小文字 2 文字か、ドットに文字もしくはメタ文字が続く形式を取ります。例文帳に追加

has its own internal registers all of which are either two lower case characters or a dot plus a letter or metacharacter character.  - JM

外部からの読み出し信号に応答して内部レジスタのデータを読み出す回路を有する集積回路装置及びそれを有するシステム例文帳に追加

INTEGRATED CIRCUIT DEVICE HAVING CIRCUIT FOR READING OUT DATA OF INTERNAL REGISTER IN RESPONSE TO READOUT SIGNAL FROM EXTERNAL PART AND SYSTEM HAVING THIS DEVICE - 特許庁

ＣＰＵ１１は、ＣＰＬＤ１３の内部レジスタ１３２から任意のタイミングでデータを読出し、自身が行った書込み処理の結果を取得する。例文帳に追加

The CPU 11 reads data at optional timing from the internal register 132 of the CPLD 13 to acquire the result of write processing performed by itself. - 特許庁

内部レジスタ１００から読み出したデータはシフトレジスタ２００へ出力され、サイクル毎にデータを演算器２０１へ供給する。例文帳に追加

Data read from the internal register 100 are output to a shift register 200 and the data are supplied to the computing unit 201 for each cycle. - 特許庁

共有ディスク２は、内部レジスタに保持していた情報を基にキャッシュ４１の当該ブロックのデータを書き戻す。例文帳に追加

The shared disk 2 writes back the data of the block of the cache 41 based on the information held in the internal register. - 特許庁

ＣＰＵ１１は、任意のタイミングでＣＰＬＤ１３の内部レジスタ１３１にデータを書込んだ後、そのデータをクリアする。例文帳に追加

The CPU 11 writes data in an internal register 131 of the CPLD 13 at optional timing and then clears the data. - 特許庁

共有ディスク２は、その情報を内部レジスタに保持し、ホスト３２〜３ｎは、キャッシュ４２〜４ｎ中の当該ブロックのデータを破棄する。例文帳に追加

The shared disk 2 holds the information in an internal register and the hosts 32 to 3n scrap the data in an applicable block among caches 42 to 4n. - 特許庁

クロック制御回路１０において、ＣＬＫは内部レジスタへの書込によってマスクされ、ＣＬＫＯＵＴが停止する。例文帳に追加

In the clock control circuit 10, the CLK is masked by writing in an internal register to stop the CLKOUT. - 特許庁

また、内部レジスタ２４をシフトレジスタで構成し、前段にセレクタを用いて書き込みデータを切り換える。例文帳に追加

The internal register 24 is composed of the shift register, and a selector is used in a preceding stage to change writing data. - 特許庁

集積回路の内部レジスタにアクセスすることによりカウントを行なうタイマ回路において、カウントの精度を高める。例文帳に追加

To improve counting accuracy in a timer circuit accessing an internal register of an integrated circuit for counting. - 特許庁

その演算器２０１へのデータ供給はフリップフロップで構成された内部レジスタ１００にて行う。例文帳に追加

Data supply to the computing unit 201 is performed in an internal register 100 comprising a flip-flop. - 特許庁

制御用Ｉ／Ｆを用いることなく内部レジスタを設定することのできるディスプレイコントローラを提供する。例文帳に追加

To provide a display controller setting an internal register without using a controlling I/F. - 特許庁

ＲＩＳＣの内部レジスタ６，７にはＤＭＡバースト転送に優先処理させたい外部アクセスのアドレス空間範囲が設定される。例文帳に追加

An address space range of external access which is desired to be preferentially processed to the DMA burst transfer is set in internal registers 6, 7 of a RISC. - 特許庁

非同期バス１２に接続された外部レジスタ１５と、マクロ回路１３に接続された内部レジスタ１７との間に同期化バッファ１６を配置し、かつ外部レジスタ１６への書き込み要求信号を受信し、マクロ回路１３の動作クロック周波数に同期して内部レジスタライト信号１９を生成し、出力する内部レジスタライト信号生成サイクルを実行するとともに、既に実行中のサイクルがあればこれを取り消して内部レジスタ１７への書き込みを制御する調停回路１８を設ける。例文帳に追加

By means of an arbitration circuit arranged in this circuit, in receipt of a writing request signal to the external register 16, an internal register writing signal 19 is generated synchronously with the operation clock frequency of the macro circuit 13 for performing an internal register writing signal generation cycle to be outputted, and if there is a cycle under operation, the cycle is canceled for controlling writing to the internal register 17. - 特許庁

また、半導体装置は、バスインタフェースにより、デバイスドライバからバスを介して受信したデータを所定フォーマットのパケットに変換し、パケットインタプリタにより、変換後のパケットを基本回路の内部レジスタに適合するデータに変換して内部レジスタへ書き込むように動作する。例文帳に追加

The semiconductor equipment operates so that a bus interface converts the data received from the device driver via the bus to the predetermined format packet and a packet interpreter writes the packet converted into an internal register after the packet converted is converted to the data that matches the internal register of basic circuits. - 特許庁

CPU２２は、画像処理装置１０にピクチャが供給されるタイミングに同期したタイミングで、画像処理装置１０が内蔵する内部レジスタ１１に記憶された内部変数の、RAM２３への待避と、RAM２３に記憶された内部変数の、内部レジスタ１１への書き戻しを行う。例文帳に追加

A CPU 22 enables the inner variable stored in an inner register 11 built in an image processing apparatus 10 to evacuate into a RAM 23 and the inner variable stored in the RAM 23 to be written back to the inner register 11, at a timing synchronized to a timing when a picture is supplied to the image processing apparatus 10. - 特許庁

画像処理モジュール２と、画像処理に用いる複数の画像処理パラメータを保持する画像処理パラメータＤＭＡＣ５及び内部レジスタと、メモリ３とを有する画像処理装置において、前記画像処理モジュールを検証するときに、前記画像処理モジュール側から前記内部レジスタに保持された前記画像処理パラメータを前記メモリに転送する。例文帳に追加

This image processor, which has an image processing module 2, an image processing parameter DMAC 5 and an internal register which maintains a plurality of image processing parameters used for image processing, and a memory 3, when verifying the image processing module, transfers the image processing parameter maintained in the internal register from the image processing module to the memory. - 特許庁

又、比較回路１９は、命令デコーダ１８がストア命令を検出すると、その命令により書き込む内部レジスタ２０のデータと該命令実行後に書き込まれたデータとを比較する。例文帳に追加

When the instruction decoder 18 detects a store instruction, the comparison circuit 19 compares the data of the internal register 20 written according to the instruction with the data written after the instruction is executed. - 特許庁

インターフェース回路１１０は、内部レジスタ３５０に設定されたタイミング情報に基づいて、タイミング情報に従ったタイミングで信号レベルが変化するインターフェース信号を生成する。例文帳に追加

The interface circuit 110 generates an interface signal, in which its signal level changes at the timing following the timing information, on the basis of the timing information being set up in the internal register 350. - 特許庁

インターフェース回路１１０が、その各々が、内部レジスタ３５０に設定されたインターフェース情報に従った信号形式の各インターフェース信号を生成する第１〜第Ｎのインターフェース回路３１０、３２０、３３０を含む。例文帳に追加

The interface circuit 110 includes first to Nth interface circuits 310, 320, and 330 generating interface signals of the signal types following the interface information which is specified with the internal register 350. - 特許庁

ＦＰＧＡ１２内の動作設定用の内部レジスタ群には、ＭＰＵからアドレス信号及びデータ信号が与えられると共に、選択信号がゲート回路２２を介して入力される。例文帳に追加

To an internal register group for setting operations inside an FPGA 12, address signals and data signals are supplied from an MPU and selection signals are inputted through a gate circuit 22. - 特許庁

半導体集積回路装置の内部レジスタ値または内部信号、外部信号を制御することにより入力信号の遅延時間を調整すること。例文帳に追加

To adjust the delay time of an input signal by controlling the internal register value or the internal signal and the external signal of a semiconductor integrated circuit device. - 特許庁

比較回路１９は、命令デコーダ１８がロード命令を検出すると、その命令により読み出すデータと該命令実行後にＣＰＵ１３ａの内部レジスタ２０に読み込まれたデータとを比較する。例文帳に追加

When the instruction decoder 18 detects a load instruction, a comparison circuit 19 compares data read out according to the instruction with data input in an internal register 20 of the CPU 13a after the instruction is executed. - 特許庁

この方法は、アーキテクチャ的に定義されたスタック・アクセス方法を使用するスタック参照を検出するステップと、前記スタック参照をプロセッサ内部レジスタに対する参照に置き換えるステップとを含む。例文帳に追加

This method includes a step for detecting stack reference using an architecturally defined stack access method and a step for replacing the stack reference with reference to a register in a processor. - 特許庁

先頭コードを検出した場合、内部レジスタに保持されているデータが排出されるまでは入力信号を止めると共にリセットを行わずリセット待機状態にする。例文帳に追加

When a leading code is detected, an input signal is stopped until data held in the internal register are discharged, and a reset standby state is provided without performing resetting. - 特許庁

メモリタイププログラムブロック２２はマイクロコードＲＯＭ１２からのシーケンスフィールド信号SEQUENCE FIELDに応答して内部レジスタに記憶された値をオフセット値ADD VALUEで出力する。例文帳に追加

A memory type program block 22 outputs a value stored in an internal register with an offset value, add value, in response to a sequence field signal from a microcode ROM 12. - 特許庁

このとき、期待値照合部７は、変化値ファイル１１を参照し、割り込み処理における各内部レジスタや外部記憶装置への書き込みによるデータの変化に対し、期待値の補正を行う。例文帳に追加

The collation part 7 refers to the file 11 and corrects an expected value in accordance with the data change due to writing in the inner register or the external storage device in the interruption processing. - 特許庁

通信処理用ＩＣ２が通信エラー検出信号６の出力を解除した場合、その時内部レジスタ１０に設定されていた周波数を受信クロック信号の周波数を正規の周波数とする。例文帳に追加

When the IC 2 for communication processing releases the output of the signal 6, the frequency set in the register 10 is defined as a normal frequency of the frequency of the received clock signal. - 特許庁

データ入力端子１，・・・，１から同時に信号が入力されたと仮定した場合にその入力が最初に変化する内部レジスタなどにスキャンレジスタ７，１３を用いたものである。例文帳に追加

This integrated circuit uses scan registers 7 and 13 in internal registers or the like where in put first changes, when signals are inputted simultaneously from data input terminals 1. - 特許庁

デバッグツール１４は、内部レジスタに保持されている分岐元アドレス値をＣＰＵコア２１からデバッグＩ／Ｆ２３を介して受け取り、該アドレス値に基づいてプログラムの実行経路を算出する。例文帳に追加

A debug tool 14 receives the branch origin address value stored in the internal register from the CPU core 21 through a debug I/F 23, and calculates the execution path of the program based on the address value. - 特許庁

これによって、ヒューズ１４ａの切断前に内部レジスタ１５ａの出力を用いて、ヒューズ１４ａの切断後と同一の内部電源電圧出力を可能とした。例文帳に追加

This makes the output of internal power source voltage same as that of after cutting a fuse 14a by using output of the internal register 15a before cutting the fuse 14a. - 特許庁

異常発生時においては、正常なベルトモニタパルスに切り替え、ベルトモニタ監視カウンタよりずれ分を検出し、ＰＬＣ内部レジスタであるトラッキングデータの自動補正を行う。例文帳に追加

When abnormality occurs, a slippage is detected from the belt monitoring counters by switching to a normal belt monitoring pulse to automatically correct the tracking data of a PLC internal register. - 特許庁

供給されている電源電圧の電圧レベルがリセット電圧以下に下降した場合でも、内部レジスタに設定されているユーザデータを保護できるようにする。例文帳に追加

To protect user data which are set in an internal register even when the voltage level of a supplied source voltage drops below a reset voltage. - 特許庁

参照電圧発生回路１３ａの入力を電源レベル調整ヒューズ１４ａと内部レジスタ１５ａの出力とをセレクタ１６ａで切り替え可能な構成とする。例文帳に追加

A configuration is enabled by a selector 16a to switch the outputs of a power source level adjustment fuse 14a and an internal register 15a both of which form input to a reference voltage generation circuit 13a. - 特許庁

プログラム設定可能な内部レジスタを備えたタイミングジェネレータを用いても、全体動作の遅れを生じて操作性を低下させることのない電子カメラを提供することを目的とする。例文帳に追加

To provide an electronic camera which can avoid reduction in operability caused by delays in its entire operation, even if a timing generator having a programmable internal register is used. - 特許庁

ＣＰＵ１１は、ＦＩＦＯ１５からメインメモリ１２に転送したデータのシリアル番号と、内部レジスタに格納されているシリアル番号とを比較して、ＦＩＦＯ内のデータを全てメインメモリに転送したかどうかを判断する。例文帳に追加

The CPU 11 compares the serial number of the data transferred from the FIFO 15 to the main memory 12 with the serial number stored in the internal register and decides whether or not all data in the FIFO are transferred to the main memory. - 特許庁