「"memory array"」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

Then, a ferroelectric nonvolatile memory array 90 is configured by approximately parallel locating the ferroelectric nonvolatile memories 80.例文帳に追加

そして、本発明の強誘電体不揮発性メモリアレイ９０は、本発明の強誘電体不揮発性メモリ８０がほぼ平行に配置されて構成されている。 - 特許庁

Memory cells of a NAND-type flash memory are arranged into a matrix in a line and column directions in a memory array region of a semiconductor substrate 1.例文帳に追加

半導体基板１のメモリアレイ領域には、ＮＡＮＤ型フラッシュメモリのメモリセルが行方向および列方向に沿ってマトリクス状に配置されている。 - 特許庁

In a page mode write-in method of a non-volatile memory being electrically erasable and programmable in an integrated circuit, a written page corresponds to a column of a memory array.例文帳に追加

集積回路内の電気的に消去プログラム可能な不揮発性メモリのページモード書込み方法において、書込むページはメモリアレイの列に対応する。 - 特許庁

To provide a semiconductor device achieving a large storage capacity of a memory array formed by disposing dynamic type memory cells in a matrix shape and improvement of its refreshment characteristics.例文帳に追加

ダイナミック型メモリセルがマトリックス配置されてなるメモリアレイの大記憶容量化と、そのリフレッシュ特性の改善を図った半導体装置を提供する。 - 特許庁

The nonvolatile memory array has word lines arranged at intervals of a sub-F (sub-minimum characteristic size F) width, and bit lines substantially perpendicular to the word lines.例文帳に追加

不揮発性メモリアレイは、サブＦ（サブ最小特徴サイズＦ）幅だけ離間して配置されたワード線と、該ワード線にほぼ垂直なビット線とを有する。 - 特許庁

The memory array of the above nonvolatile memory comprises an erasure table with a first flag to show whether or not the memory area is an empty area by every erasure unit.例文帳に追加

前記不揮発性メモリのメモリアレイは、そのメモリ領域の消去単位毎に空き領域か否かを示す第１フラグを有する消去テーブルを備える。 - 特許庁

To provide a memory array circuit which corresponds to a nonvolatile memory device for storing two-bit data in one memory cell, and can perform high speed reading operation.例文帳に追加

１メモリセルで２ビットのデータを記憶する不揮発性のメモリ素子に対応し、かつ高速な読み出し動作が可能なメモリアレイ回路を提供する。 - 特許庁

A memory array (a storage means) 80 has a plurality of memory blocks 81-88 (a plurality of storage areas) provided correspondingly to data width of parallel data DP.例文帳に追加

メモリアレイ（記憶手段）８０は、パラレルデータＤＰのデータ幅に対応して設けられた複数のメモリブロック８１〜８８（複数の記憶領域）を有する。 - 特許庁

Thereby, defect of a power source current at the time of the data processing section 3 never be hidden by the defect of power source current at the standby time of the memory array 122.例文帳に追加

これにより、データ処理部３の待機時電源電流不良がメモリアレイ１２２の待機時電源電流不良に隠れてしまうことがなくなる。 - 特許庁

A flash memory (1) has a memory array (3) provided with a plurality of nonvolatile memory cells (2) in which write-in and erasure can be performed electrically, and a control circuit (5).例文帳に追加

フラッシュメモリ（１）は、電気的に書込み及び消去が可能にされる複数の不揮発性メモリセル（２）を備えるメモリアレイ（３）と、制御回路（５）とを有する。 - 特許庁

the source or the drain of the transistor of the memory array and the phase change film 8 are electrically connected by a via 12 embedded in a first opening.例文帳に追加

メモリセルアレイのトランジスタのソース或いはドレイン、及び相変化膜８は、第１の開口部に埋設されるビア１２により電気的に接続される。 - 特許庁

To provide a non-volatile semiconductor memory provided with a constitution by which a leak current is prevented in a virtual grounding memory array.例文帳に追加

本発明は、仮想接地メモリアレイにおいてリーク電流を防ぐ構成を備えた不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

As the MOS transistors Q3, Q4, Q5, and Q6 disposed in the end region of the memory array region 10, the same vertical transistors with the memory cells are used.例文帳に追加

メモリセルアレイ領域１０の端部領域に配置されるＭＯＳトランジスタＱ３、Ｑ４、Ｑ５、Ｑ６は、メモリセルと同じ縦型トランジスタが用いられている。 - 特許庁

To provide a semiconductor storage device that can further reduce a layout area of the whole memory array by reducing a layout area of a feed cell.例文帳に追加

給電セルのレイアウト面積を縮小することによりメモリアレイ全体のレイアウト面積をさらに縮小することが可能な半導体記憶装置を提供する。 - 特許庁

To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.例文帳に追加

メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁

In a die for a memory array, flash bits and EEPROM bits can be stored in at least one nitride read only memory (NROM) array.例文帳に追加

メモリアレイのためのダイは、少なくとも１つの窒化物読取り専用メモリ（ＮＲＯＭ）アレイに、フラッシュビットおよびＥＥＰＲＯＭビットを記憶することができる。 - 特許庁

To divide a whole memory array into a region in which binary data is recorded and a region in which multi-level data is recorded, and to enable externally dealing with it as the same storage unit.例文帳に追加

メモリアレイ全体を、２値のデータと多値のデータとを記録する領域に分割し、一方、外部からは同一の記憶単位として扱えるようにする。 - 特許庁

A first part obtains the next page and holds it in an intermediate buffer, while the present page held in a page buffer is used for programming a memory array.例文帳に追加

第１の部分は、次のページを取得し、中間バッファに保持すると共に、ページバッファに保持された現在のページはメモリアレイをプログラムするため使用される。 - 特許庁

A write latch 304 is coupled between a data buffer 330 and a memory array 310 to latch data provided on a data communication connection terminal 306.例文帳に追加

データバッファ３３０とメモリアレイ３１０の間には、データ通信接続端子３０６に供給されるデータをラッチするための書き込みラッチ３０４が接続される。 - 特許庁

MTJ memory cells 11 and 12 having layout in which cells are reversed mutually along the Y direction on a memory array 2 are arranged every other row.例文帳に追加

メモリアレイ２上において、Ｙ方向に沿って互いに反転されたレイアウトを有するＭＴＪメモリセル１１および１２が１行おきに配置される。 - 特許庁

To further reduce the layout area of a memory array in a parallel arithmetic processing device incorporated in a memory for executing arithmetic processing in parallel by a single instruction.例文帳に追加

単一命令で並列に演算処理を実行するメモリ内蔵並列演算処理装置においてメモリアレイのレイアウト面積をさらに低減する。 - 特許庁

A redundancy circuit 33 is arranged near the drive circuit 31, and replaces a defective line existing in the memory array by the other line including a redundancy line.例文帳に追加

冗長回路３３は、駆動回路３１の近傍に配置され、メモリアレイに存在する不良ラインを、冗長ラインを含む他のラインによって置換する。 - 特許庁

The semiconductor memory device is provided with a memory array including memory cells (10, 10A-10H) arranged in rows and columns; and a sense amplifier circuit (26).例文帳に追加

本発明の半導体記憶装置は、行列に並べられたメモリセル（１０、１０Ａ〜１０Ｈ）を備えるメモリセルアレイと、センスアンプ回路（２６）とを具備する。 - 特許庁

To provide an integrated circuit in which a manufacturing cost is reduced and storage density is further increased and a device having a memory array and propose its programming method.例文帳に追加

製造コストが低減されるとともに、記憶密度をさらに増大させる集積回路やメモリアレイを有するデバイスを提供し、そのプログラム方法を提案する。 - 特許庁

A multiplex level floating gate memory array (10) includes word lines (18) connected to memory cells along a row in the array, and a bit lines (12) connected along a column.例文帳に追加

多重レベル浮動ゲートメモリアレー(１０)は、アレー内の行に沿ってメモリセルに接続されたワード線(18)と、列に沿って接続されたビット線(12)を含む。 - 特許庁

The integrated circuit device that supports an error detection, includes a nonvolatile memory device having a memory array therein containing a plurality of pages of memory cells, and it is demonstrated.例文帳に追加

複数のページ単位メモリセルを含むメモリアレイが含まれる不揮発性メモリ装置が含まれ、エラー検出動作が支援される集積回路装置が開示される。 - 特許庁

Therefore, a system LSI in which current consumption in the memory array is reduced can be realized by performing fine clock control.例文帳に追加

したがって、きめ細かなクロック制御を行なうことによりメモリアレイにおける消費電流が低減されたシステムＬＳＩを実現することが可能となる。 - 特許庁

PHASE CHANGE TYPE NONVOLATILE MEMORY CELL, MEMORY ARRAY USING PHASE CHANGE TYPE NONVOLATILE MEMORY CELL AND METHOD FOR RECORDING INFORMATION IN PHASE CHANGE TYPE NONVOLATILE MEMORY CELL例文帳に追加

相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法 - 特許庁

The rewriting control unit 120 interrupts the control flow for each time when one divided control flow is completed, and makes the memory array 130 readable.例文帳に追加

書き換え制御部１２０は、１つの分割制御フローが完了する毎に制御フローを中断し、メモリアレイ１３０を読み出し可能な状態にする。 - 特許庁

To provide a technique which can increase a reliability for memory information rewriting by suppressing an increase in the surface area of a memory array in a nonvolatile memory.例文帳に追加

不揮発性メモリにおいて、メモリアレイの面積の増大を抑えて、記憶情報の書き換えの信頼性を向上させることのできる技術を提供する。 - 特許庁

To provide a non-volatile memory device which includes a three-dimensional cross-point variable resistance memory array, having common connections for common bit line, common word line etc.例文帳に追加

共用ビット線や共用ワード線等の共用接続を備える３次元クロスポイント型可変抵抗メモリアレイを備えた不揮発性記憶装置を提供する。 - 特許庁

In this address converting circuit 23, a memory array is divided into a test program region 32 and a memory region 31 to be tested in accordance with the control signal for test.例文帳に追加

このアドレス変換回路２３は、テスト用制御信号に応じて、メモリアレイがテストプログラム領域３２とテスト対象メモリ領域３１とに分割される。 - 特許庁

To enable adoption of a hierarchical type word line constitution even in a DRAM in which memory blocks being adjacent holding a sense amplifier array between them in a memory array is defined as a bank.例文帳に追加

メモリアレイにおけるセンスアンプ列を挟んで隣接するメモリブロックをバンクと定義するＤＲＡＭにおいても、階層型ワード線構成を採用する。 - 特許庁

A memory array 1 is constituted so that memory cells capable of storing a plurality of bit data are arranged in a matrix state along a plurality of bit lines and a plurality of word lines.例文帳に追加

メモリセルアレイ１は、複数ビットデータを記憶可能なメモリセルを複数のビット線及び複数のワード線に沿ってマトリクス状に配置されて構成される。 - 特許庁

METHOD FOR REDUCING STANDBY ELECTRICITY OF INTEGRATED CIRCUIT DEVICE, METHOD FOR OPERATING MEMORY ARRAY WITH CACHE OF INTEGRATED CIRCUIT, AND INTEGRATED CIRCUIT DEVICE例文帳に追加

集積回路装置における待機電力を低減させる方法、集積回路のキャッシュ付きメモリアレイを動作させる方法、および集積回路装置 - 特許庁

When a memory card 3 is installed to a computer 2, a memory controller 30 transmits command information 90 stored in a memory array 32 to the computer 2.例文帳に追加

メモリカード３をコンピュータ２に装着したときに、メモリコントローラ３０はメモリアレイ３２に記憶されているコマンド情報９０をコンピュータ２に向けて送信する。 - 特許庁

In a memory array, a repeated unit 140a corresponding to a single memory cell MC is continuously arranged, with the memory cell MC arranged in matrix.例文帳に追加

メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。 - 特許庁

Data on the internal datum bus 12 are modified by a modification circuit 18 according to the lowest position bit of an address and are written on the memory array 2.例文帳に追加

このとき、アドレスの最下位ビット（ＡＬＳＢ）に従って、内部データバス１２上のデータを修飾回路（１８）により修飾してメモリアレイ２に再書込する。 - 特許庁

METHOD FOR FORMING NONVOLATILE MEMORY CELL HAVING TREATED DIELECTRIC AT LOW TEMPERATURE BETWEEN WORD LINES AND BIT LINES, AND NONVOLATILE MEMORY ARRAY INCLUDING SUCH MEMORY CELL例文帳に追加

ワード線とビット線間に低温形成した誘電体のある不揮発性メモリーセルを形成する方法およびそのようなメモリーセルを有する不揮発性メモリーアレイ - 特許庁

To surely detect a defect of power source current at the standby time of a data processing section in a semiconductor memory having a memory array and the data processing section.例文帳に追加

メモリアレイおよびデータ処理部を有する半導体記憶装置としてデータ処理部の待機時電源電流不良を確実に検出可能にする。 - 特許庁

A device, for performing data recording, address designation and readout, for which an address can be designated electrically has a memory array module (20) having a plurality of layers of data storage media.例文帳に追加

データの記録、アドレス指定及び読出しを行う電気的にアドレス指定可能な装置は、複数のデータ記憶媒体の層(22)を有するメモリアレイモジュール(20)を含む。 - 特許庁

To provide a thin sheet of anisotropic semiconductor material that is put between a column line and a row line of a two-dimensional memory array of a cross point diode memory layer.例文帳に追加

クロスポイントダイオードメモリ層の２次元メモリアレイの行線と列線との間に挟着することができる異方性半導体材料の薄シートを提供する。 - 特許庁

METHOD FOR PERFORMING ACCESS OPERATION IN SYNCHRONOUS DYNAMIC RANDOM ACCESS MEMORY ARRAY AND INTEGRATED CIRCUIT DEVICE INCLUDING CIRCUIT FOR CONTROLLING COLUMN SELECTING SIGNAL例文帳に追加

同期型ダイナミックランダムアクセスメモリアレイにおいてアクセス動作を実行するための方法およびコラム選択信号を制御するための回路を含む集積回路素子 - 特許庁

The source electrodes of storage transistors in a plurality of 3-transistor type dynamic cells constituting a memory array are connected, and a switch is disposed between the source electrodes and power supply terminals.例文帳に追加

メモリアレイを構成する複数の３トランジスタ型ダイナミックセル内の蓄積トランジスタのソース電極を接続し、電源端子との間にスイッチを設ける。 - 特許庁

Ground lines 2003B1 and 2003B2 are arranged to each bank as unconnected mutually in a memory array so that grounding voltage may be separately supplied to the banks.例文帳に追加

グランド線２００３Ｂ１，２００３Ｂ２は、バンクに個々に接地電圧を供給するようにメモリアレイ内において互いに非接続として各バンクに対して配置する。 - 特許庁