「"memory array"」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A reading margin of data held in the ferroelectric holding circuit is larger than a reading margin of data held in a ferroelectric memory cell in a memory array.例文帳に追加

強誘電体保持回路に保持されているデータの読み出しマージンは、メモリアレイ内の強誘電体メモリセルに保持されているデータの読み出しマージンより大きい。 - 特許庁

The memory cell with the first address and the memory cell with the second address are not adjacent to each other in at least row and column directions in the memory array 2.例文帳に追加

第１のアドレスのメモリセルと第２のアドレスのメモリセルとは、メモリアレイ２内では少なくとも行方向および列方向において隣接しない。 - 特許庁

To provide a memory array using a mechanical switch, a method for controlling the same, a display apparatus using a mechanical switch, and a method for controlling the same.例文帳に追加

機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法を提供すること。 - 特許庁

In an embodiment, the memory device is provided with a nonvolatile memory array 302 and a nonvolatile buffered memory interface integrated therewith on a substrate.例文帳に追加

一実施形態では、メモリデバイスは、不揮発性メモリアレイ(302)と、メモリアレイ(302)と共に基板上に集積された不揮発性バッファ化メモリインターフェースとを備えることができる。 - 特許庁

The FIFO memory device is provided with a memory array having a plurality of address arrangements and capable of storing input data and a boundary pointer indicating the end point of a buffer area to be formed in the memory array capable of storing the input data and characterized by controlling the value of the boundary pointer in accordance with the volume of the input data.例文帳に追加

複数のアドレス配置を有し、入力データを格納するメモリアレイと、前記入力データが格納され得る前記メモリアレイ内に形成されるバッファ領域の終了点を示すバウンダリポインタと、格納されている前記入力データの量に応じて前記バウンダリポインタの値を調整することを特徴とする。 - 特許庁

This system comprises first resistance specification test circuits 108, 300, 400 which are connected to bit lines of a memory array 102, test resistance of each memory cell 310, 410 in the memory array 102, and decide whether the resistance is in a range of the highest limit and the lowest limit or not.例文帳に追加

メモリアレイ１０２のビット線に連結し、メモリアレイ１０２内の各メモリセル３１０、４１０の抵抗を試験し、その抵抗が所定の上限および下限内にあるか否かを決定する第１の抵抗仕様試験回路１０８、３００、４００を含んでいる磁気抵抗メモリアレイ集積回路用の組み込み自己試験システムを提供する。 - 特許庁

Fixed data can be stored previously in a non-volatile region by constituting arbitrarily the number of transistors of a floating gate type for one bit by the number of contacts, the memory array can be also used for a mask ROM storing the loader program or the like, then the non-volatile memory array in which the chip area is reduced can be realized.例文帳に追加

１ビットに対するフローティングゲート型トランジスタ数をコンタクト数により任意に構成することによって、あらかじめ不揮発性領域内に固定データを格納することができ、ローダプログラム等を格納したマスクＲＯＭに兼用することができてチップ面積を削減した不揮発性メモリアレイを実現することができる。 - 特許庁

To perform a read or a write of a plurality of bytes by one time access even in a memory array constitution in which two bits are accumulated in one memory cell, and to make this memory array usable for every system while increasing the read speed by using a sense amplifier not precharged which is the read system with furthermore high speed.例文帳に追加

１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁

The memory array consisting of memory cells is configured for storing the image data in a distributed manner to facilitate read operations in the one or more rotation modes.例文帳に追加

メモリ・セルからなるメモリ・アレーは１つ以上の回転モードにおいて読み取りオペレーションを容易にするために画像データを分散した形で格納するように構成されている。 - 特許庁

Each memory is connected through a common bit line in which two cells are a drain or a source, and a memory array is constituted by arranging a plurality of unit memory arrays of this two cells.例文帳に追加

各メモリは２セルがドレイン又はソースとなる共通ビット線を介しして接続されており、この２セルの単位メモリアレイを複数並べることによりメモリアレイを構成する。 - 特許庁

To provide a MTJ device which can be manufactured leaving freedom to finely tune coercive force and to obtain an appreciable MR, and to provide a memory array including the same.例文帳に追加

保磁力を微調整する自由および相当程度のＭＲを実現する自由を残しながら製造しうるＭＴＪデバイスおよびそれを備えたメモリ・アレイを提供する。 - 特許庁

To provide an NAND flash memory capable of executing some control in parallel, such as reading or writing, for two different blocks of a single memory array.例文帳に追加

１つのメモリセルアレイの２つの異なるブロックに対して並行して読み出しや書き込み等の制御動作をすることが可能なＮＡＮＤ型フラッシュメモリを提供する。 - 特許庁

When a received command is a write instruction, the read/write controller 206 acquires access control information from the fourth address from the leading of a memory array 201.例文帳に追加

リードライトコントローラ２０６は、受信したコマンドが書き込み命令である場合には、メモリアレイ２０１の先頭から４番目のアドレスからアクセス制御情報を取得する。 - 特許庁

Access to each memory cell of a memory array 110 is made by an boosted voltage obtained by boosting the supply voltage of a battery 195 through a boosting circuit 190.例文帳に追加

メモリセルアレイ１１０の各メモリセルへのアクセスは、バッテリ１９５の電源電圧が昇圧回路１９０によって昇圧された昇圧電圧によって行われる。 - 特許庁

A power line 18A is formed on the memory array region 11 and obliquely intersects with the bit lines BL0-BL5, the word lines WL0-WL2 and the source lines SL1-SL3.例文帳に追加

電源線１８Ａは、メモリアレイ領域１１上に形成され、ビット線ＢＬ0〜ＢＬ5、ワード線ＷＬ0〜ＷＬ2及びソース線ＳＬ1〜ＳＬ3に対して斜めに交差している。 - 特許庁

To provide a nonvolatile memory array which can implement high cell density and higher operation speed caused by lower bit line resistance, and is hardly influenced by disturbance to a stored content at reading and writing.例文帳に追加

高セル密度化と、ビットラインの低抵抗化による高速化が両立し、読み出し、書き込み時の記憶内容への擾乱を受けにくい不揮発性メモリアレイを提供する。 - 特許庁

The signal line running in each of sense amplifier zones placed so to extend in a lateral direction in a memory array part(MA) comprises a hierarchic structure composed of an upper interconnection layer and a lower interconnection layer.例文帳に追加

メモリアレイ部（ＭＡ）において行方向に延在して配置されるセンスアンプ帯内を走る信号線を上層配線層と下層配線層の階層構造とする。 - 特許庁

This memory is provided with monitor terminals for test 1, 2, 3, 4 connecting directly output signals of a plurality of sense amplifiers 7 performing read operation of each memory array 8 to a test circuit 16.例文帳に追加

各メモリアレー８の読み出し動作を行う複数のセンスアンプ７の出力信号を直接検査回路１６へ接続する検査用モニター端子１、２、３、４を設ける。 - 特許庁

A match amplifier A determines matching between data stored in an associative memory in an entry of a memory array A and retrieved data, in accordance with voltage of a match line MLA.例文帳に追加

マッチアンプＡは、マッチラインＭＬＡの電圧に応じて、メモリアレイＡのエントリ内の連想メモリに記憶されたデータと検索データとの一致または不一致を判定する。 - 特許庁

A match amplifier B determines matching between data stored in an associative memory in an entry of a memory array B and retrieved data, in accordance with voltage of a match line MLB.例文帳に追加

マッチアンプＢは、マッチラインＭＬＢの電圧に応じて、メモリアレイＢのエントリ内の連想メモリに記憶されたデータと検索データとの一致または不一致を判定する。 - 特許庁

This memory device (50) is provided with a memory array (100) having a substrate, an array of memory cells (130) arranged on the substrate, row conductors (110) and column conductor (120) coupled to the memory cell (130).例文帳に追加

本発明のメモリデバイス(50)は、基板を有するメモリアレイ(100)、基板上に配置されたメモリセル(130)のアレイ、メモリセル(130)に結合された行導体(110)及び列導体(120)を備える。 - 特許庁

The memory device includes a nonvolatile memory array having a first emulated memory region and a second emulated memory region, and a controller having an interface.例文帳に追加

メモリデバイスは、エミュレートされる第１のメモリ領域およびエミュレートされる第２のメモリ領域を有する不揮発性メモリアレイと、インターフェースを有するコントローラとを備えている。 - 特許庁

The flash memory system includes a flash memory array 130 configured to provide a set of individual flash macros and a flash memory controller 132 for accessing the flash macros.例文帳に追加

フラッシュメモリシステムは、個々のフラッシュマクロの組及びフラッシュマクロにアクセスするためのフラッシュメモリコントローラ１３２を備えるように構成されたフラッシュメモリ列１３０を含む。 - 特許庁

A control circuit of a memory array device that has one or two related memory cells includes a true bitline connected to one or two memory cells and a complementary bitline.例文帳に追加

関連した１つまたは複数のメモリ・セルを有するメモリ・アレイ・デバイスの制御回路は、１つまたは複数のメモリ・セルに結合された真ビットラインおよび相補ビットラインを含む。 - 特許庁

Flash memory array 11 is provided on the same chip as each SRAM0 and SRAM1 so as to be able to operate independent of the SRAM0 and the SRAM1.例文帳に追加

各ＳＲＡＭ０およびＳＲＡＭ１と同一チップ上に、フラッシュメモリアレイ１１が、各ＳＲＡＭ０およびＳＲＡＭ１とは独立して動作可能に設けられている。 - 特許庁

Further, a decryption circuit 31 generates a normal address for specifying a location in the memory array 32 based on the encrypted address 91 issued by the computer 2.例文帳に追加

さらに、復号回路３１は、コンピュータ２において発行された暗号化済みアドレス９１に基づいてメモリアレイ３２における位置を指定するための正規アドレスを生成する。 - 特許庁

A memory array 20 has a plurality of cell units CU corresponding to intersections of word lines and bit lines arranged along respectively the row direction and the column direction.例文帳に追加

メモリアレイ２０は、行方向および列方向にそれぞれ沿って配置されるワード線およびビット線の交点に対応して、ハーフピッチ配置された複数のセルユニットＣＵを有する。 - 特許庁

To provide a nonvolatile semiconductor storage device capable of correctly detecting data regardless of the existence of a leakage current in a virtual ground memory array.例文帳に追加

本発明は、仮想接地メモリアレイにおいてリーク電流の存在に関わらず正確にデータ検出が可能な不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

The nonvolatile memory device has a nonvolatile memory array in which a plurality of nonvolatile memory cells are arranged in a array state, a voltage generating circuit, and an input/output terminal.例文帳に追加

複数の不揮発性メモリセルがアレイ状に配置される不揮発性メモリアレイと、電圧発生回路と、入出力端子とを有する不揮発性記憶装置である。 - 特許庁

Each memory is connected through a common bit line in which two cells are a drain or a source, and the memory array is constituted by arranging a plurality of unit memory arrays of the two cells.例文帳に追加

各メモリは２セルがドレイン又はソースとなる共通ビット線を介しして接続されており、この２セルの単位メモリアレイを複数並べることによりメモリアレイを構成する。 - 特許庁

When an operation mode specification signal specifies a refresh mode, a refresh region specification address specifying a region to be refreshed in a memory array is stored in an address register (87).例文帳に追加

動作モード指示信号がリフレッシュモードを指定するときにメモリアレイのリフレッシュを行なう領域を指定するリフレッシュ領域指定アドレスをアドレスレジスタ（８７）に格納する。 - 特許庁

Also the bird's beak is set thin in the peripheral circuit portion 44 to prevent the bird's beaks from being connected to each other, and is set thick in the memory array portion 42 to connect the bird's beaks each other.例文帳に追加

また、周辺回路部４４においてはバーズビークが相互につながらずに、かつ、メモリアレイ部４２においてはバーズビークが相互につながって厚くなるよう設定している。 - 特許庁

To provide a programmable reference used to identify a state of an array cell in a multi-density or low voltage supply flash EEPROM memory array.例文帳に追加

多密度または低電圧源一括消去型ＥＥＰＲＯＭメモリアレイにおけるアレイセルの状態を認識するのに用いられるプログラム可能基準を提供する。 - 特許庁

Each of memory units 4a-4n handled as an independent partition is provided with an address generation part 6 including an address counter 22 independently from a data ID part 2 and a memory array 7.例文帳に追加

独立したパーティションとして扱うメモリユニット4ａ〜４ｎに、データＩＤ識別部５およびメモリアレイ７と共に独立にアドレスカウンタ２２を含むアドレス生成部６を設ける。 - 特許庁

A random access memory array includes first random access memory elements arranged in a plurality of rows and columns for storing data words at a multiple memory locations.例文帳に追加

ランダムアクセスメモリアレイは、複数のメモリ位置においてデータワードを格納するために複数個の行及び列に配列された第一ランダムアクセスメモリ要素を包含している。 - 特許庁

This cause an application of high power, via a sense line (302, 303), to an addressed bit (320) in the memory array (325) and causes write operation to be applied to the addressed bit.例文帳に追加

これにより、メモリアレイ(325)のアドレス指定されたビット(320)にセンス線(302,303)を介して大電力が印加され、そのアドレス指定されたビットに対して書き込み操作が行われる。 - 特許庁

To provide an integrated circuit memory array in which an operation mode of a single memory cell for each one bit or an operation mode of memory cells of two pieces or more for each one bit is easily switched.例文帳に追加

１ビットごとにシングルメモリセルの動作モードと１ビットごとに２個以上のメモリセルの動作モードとの切替えを容易に行う集積回路メモリアレイを提供する。 - 特許庁

To minimize wiring length between a memory block and a logic module in designing of a semiconductor integrated circuit for overlapping a memory array chip and a logic module chip to each other.例文帳に追加

メモリアレイチップと論理モジュールチップとを重ね合わせる半導体集積回路の設計において、メモリブロックと論理モジュールとの間の配線長を最小化すること。 - 特許庁

A read operation can be performed on the synchronous memory device 300 while the write data is transferred from the write latch 304 to the memory cells of the memory array 310.例文帳に追加

書き込みデータが書き込みラッチ３０４からメモリアレイ３１０のメモリセルに転送されている間にシンクロナスメモリ３００に対する読み出し処理を実行することができる。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of performing satisfactory data writing to, reading from and erasing for a memory array irrespective of the situation of access to each block.例文帳に追加

各ブロックへのアクセス状況に関わらず、メモリアレイに対して良好にデータ書込、読込、および消去を実行できる不揮発性半導体記憶装置を提供する。 - 特許庁

In this semiconductor memory device, a program memory cell block 30 for storing program data and a regular memory cell block 21 for storing ordinary data are arranged at the same memory array.例文帳に追加

この半導体装置では、プログラムデータを記憶するためのプログラムメモリセルブロック３０と、通常のデータを記憶するための正規メモリセルブロック２１とを同じメモリアレイに配置する。 - 特許庁

A main data bus (1) used commonly for first and second data bit width and a main data bus (2) used only for the second data bit width are arranged for a memory array.例文帳に追加

メモリアレイに対して、第１および第２のデータビット幅に対し共通に用いられるメインデータバス（１）と、第２のデータビット幅においてのみ用いられるメインデータバス（２）を配置する。 - 特許庁

The flash memory controller also includes programmable wait state registers 138, and a password register 140 providing separate passwords for different portions of the flash memory array.例文帳に追加

フラッシュメモリコントローラは、また、プログラム可能な待機状態レジスタ１３８及びフラッシュメモリ列の異なる部分のための別々のパスワードを提供するパスワードレジスタ１４０を含む。 - 特許庁

A concurrent refresh mode is realized by refreshing the memory array by refresh bank selection signals while enabling concurrent memory access in another array.例文帳に追加

別のアレイでメモリ・アクセス動作を同時に可能にしている間に、メモリ・アレイをリフレッシュ・バンク選択信号によってリフレッシュさせることにより、同時リフレッシュ・モードが実現される。 - 特許庁

A semiconductor memory device is provided with a memory array section 1, word lines 2, memory cells 3, bit lines 4, sense amplifiers 5, dummy bit lines 6, dummy memory cells 7, and a plurality of dummy sense amplifiers 8a, 8b, 8c.例文帳に追加

半導体記憶装置に、メモリアレイ部１、ワード線２、メモリセル３、ビット線４、センスアンプ５、ダミービット線６、ダミーメモリセル７、および複数のダミーセンスアンプ８ａ，ｂ，ｃを設ける。 - 特許庁