「"memory array"」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

An input/output buffer 80 of the synchronous semiconductor memory device 100 receives a test mode signal from a control circuit 410, takes in data from a terminal 421 synchronizing with a clock signal CLK, writes it in a memory array 60, and outputs read-out data from the memory array 60 to the terminal 421 synchronizing with an internal data strobe signal from a DQS signal generating circuit 70.例文帳に追加

同期型半導体記憶装置１００の入出力バッファ８０は、コントロール回路４１０からのテストモード信号を受けてクロック信号ＣＬＫに同期して端子４２１からデータを取込み、メモリアレイ６０に書込むとともに、メモリアレイ６０からの読出データをＤＱＳ信号発生回路７０からの内部データストローブ信号に同期して端子４２１へ出力する。 - 特許庁

To embody high relief efficiency with lesser hardware with a self-test circuit of a memory array of a two-dimensional relief system having a replacement memory row and a replacement memory column for relief.例文帳に追加

救済用の置換メモリ行および置換メモリ列を持つ２次元救済方式のメモリアレイの自己テスト回路において、少ないハードウェアで高い救済効率を実現するための手法を提供する。 - 特許庁

ELECTRONIC DEVICE, MAGNETO-RESISTANCE EFFECT ELEMENT, MAGNETIC HEAD USING MAGNETO-RESISTANCE EFFECT ELEMENT, RECORDING AND REPRODUCING DEVICE, MEMORY DEVICE, MEMORY ARRAY, MANUFACTURING METHOD FOR ELECTRONIC DEVICE, AND MANUFACTURING METHOD FOR MAGNETO-RESISTANCE EFFECT ELEMENT例文帳に追加

電子デバイス、磁気抵抗効果素子、および磁気抵抗効果素子を用いた磁気ヘッド、記録再生装置、メモリ素子、メモリアレイ、および電子デバイスの製造方法および磁気抵抗効果素子の製造方法 - 特許庁

During the wafer burn-in test operation, a write/read control means 607 controls the write operation to the memory cell array 601 and read operation from the memory array 601 in response to the signal to be applied to the fourth pin A3.例文帳に追加

ウェハバーンインテスト時、書込み／読出し制御手段607 が第４ピンA3に印加される信号に応答して前記メモリセルアレイ601 に対する書込み動作及び前記メモリセルアレイ601 からの読出し動作を制御する。 - 特許庁

A normal memory array 10 for performing non-volatile data storage is divided into sectors of (m) pieces (m: natural number) corresponding to an object unit in data write or data erasure of one time respectively.例文帳に追加

不揮発的なデータ記憶を実行するためノーマルメモリアレイ１０は、それぞれが１回のデータ書込もしくはデータ消去における対象単位に相当するｍ個（ｍ：自然数）のセクタに分割される。 - 特許庁

An error correction circuit 8 carries out error correction processing using the check bit to data read from the memory array 2b, and the data which have been subjected to error correction processing are rewritten again in the memory arrays 2a, 2b.例文帳に追加

誤り訂正回路８は、メモリアレイ２ｂから読み出されたデータに対して検査ビットを用いて誤り訂正処理し、誤り訂正処理したデータを再びメモリアレイ２ａ，２ｂに再書き込みする。 - 特許庁

To provide a NAND type memory array in which a speed in the case of reading can be prevented from lowering by separating a well and a bit line, a reading method, a programming method and an erasing method using the same.例文帳に追加

ウェルとビットラインを分離させて読出時の速度遅延を防止することが可能なＮＡＮＤ型メモリアレイ及びこれを用いた読出方法、プログラム方法及び消去方法を提供すること。 - 特許庁

The circuit element which is formed in the cross-point functions as a data storage device in the memory array, and it also functions as a connection part for a substitution-type addressing mechanism used to address the element inside the array.例文帳に追加

交点に形成された回路エレメントは、メモリアレイのデータ記憶デバイスとして機能し、かつアレイのエレメントをアドレス指定するための置換型アドレス指定機構用の接続部として機能する。 - 特許庁

To reduce erroneous writing in a nonselected memory cell in a semiconductor device provided with a nonvolatile memory unit including a memory array in which numerous rewritable nonvolatile memory cells are arrayed.例文帳に追加

書き換え可能な不揮発性メモリセルが多数配列されたメモリアレイを含む不揮発性記憶部を備えた半導体装置において、非選択メモリセルに生じる誤書き込みを低減することができる。 - 特許庁

To provide a selectable function which makes the address portion of data words separable and enables the address portion to be used for a different purpose without disturbing the contents stored in a memory array.例文帳に追加

データ・ワードのアドレス部分を分離可能にし、メモリ・アレイ内の記憶内容を乱すことなく、そのアドレス部分が異なる目的のために使用されることを可能にする選択可能な機能を提供すること。 - 特許庁

One of addresses (selected by order of priority logic on the basis of hit-miss information from the upper level cache) is gated to a work line driver of a memory array of the cache at the lower level by a multiplexer.例文帳に追加

アドレスの１つ（上位レベルのキャッシュからのヒット／ミス情報に基づいて優先順位論理によって選択）は、マルチプレクサによって、下位レベルのキャッシュのメモリ・アレイのワード線ドライバにゲートされる。 - 特許庁

To provide a magnetic memory and a magnetic memory array in which spiral magnetization can be created regardless of the thickness of a magnetic layer, and information can be recorded stably depending on the direction of the spiral magnetization.例文帳に追加

磁性層の厚さに関係なく渦状磁化を生成することができ、前記渦状磁化の向きに応じて情報を安定的に記録できるようにした磁性メモリ及び磁性メモリアレイを提供する。 - 特許庁

To reduce the ON resistance of a selection transistor of a memory cell without increasing the area of the whole memory array and to attain the accelerating and stabilizing operation for reading the data stored in the memory cell.例文帳に追加

メモリアレイ全体の面積増加を伴うことなくメモリセルの選択トランジスタのオン抵抗を下げることを可能とし、メモリセルの記憶データの読み出し動作の高速化及び安定動作を可能とする。 - 特許庁

A method for designing a resistive random access memory array (80) is provided, in which elements are selected with values of resistances that are correlated to maintain a signal-to-noise ratio of 20 decibels or more for the array.例文帳に追加

抵抗性ランダムアクセスメモリアレイ(80)を設計するための方法が提供され、その場合エレメントは、アレイに対して20dB以上の信号対雑音比を維持するように相関された抵抗の値に選択される。 - 特許庁

A memory cell array 5 has memory cells designated by row addresses and column addresses, and a row decoder 3R decodes and supplies a row address to the memory array 5 through a column driver 4R.例文帳に追加

メモリセルアレイ５は、行アドレスおよび列アドレスによって指定されるメモリセルを有しており、行デコーダ３Ｒは、行アドレスをデコードし、列ドライバ４Ｒを介して、メモリセルアレイ５に供給するようになされている。 - 特許庁

To provide a method and apparatus for applying a conductor-material system having electric charge carriers which carry out transportation at a compact energy distribution and at a high injection efficiency to a semiconductor device, memory cell, and memory array.例文帳に追加

コンパクトなエネルギー分布と高い注入効率をもって輸送を行う電荷キャリアを有する導体−材料系を半導体デバイス、メモリセルおよびメモリアレイに適用する方法及び装置を提供する。 - 特許庁

To provide an erroneous operation prevention circuit for preventing a malfunction that erroneously reads different data in the circuit by the influence of system noise, etc., while memory array data have to be read.例文帳に追加

メモリアレイのデータを読み出さなければならない状態において、システムノイズ等の影響により誤って回路内部の他のデータを読み出してしまう誤動作を防止する誤動作防止回路を提供する。 - 特許庁

To provide a semiconductor memory, in which the improvement in the speed and decrease in the consumed electric current are possible, in the semiconductor memory which is provided with a self refresh function and of which the memory array is formed from a DRAM.例文帳に追加

セルフリフレッシュ機能を備えメモリアレイがＤＲＡＭにより形成された半導体記憶装置において、高速化及び消費電流の低減が可能な半導体記憶装置を提供する。 - 特許庁

To provide a memory cell formed with an FET (Field-Effect Transistor) having a floating channel or a floating gate, and a memory array comprising a plurality of memory cells.例文帳に追加

浮動チャネルまたは浮動ゲートを持つＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（電界効果トランジスタ））により形成されたメモリセル、複数のメモリセルから成るメモリアレイの提供。 - 特許庁

A process of driving a word line 205 in a memory array may include a word line driver 200 incorporating a particular combination of complementary metal oxide film semiconductor (CMOS) transistors and one or more resistors.例文帳に追加

メモリアレイ内ワード線２０５を駆動する処理は、相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタと、一以上の抵抗とからなる特定の組み合わせを組み込むワード線ドライバ２００を含んでもよい。 - 特許庁

A memory array is divided into a first memory cell array MAT in which positive data is programmed in each memory cell and a second memory cell array MAR in which reverse data of the positive data is programmed in each memory cell.例文帳に追加

メモリアレイは、各々のメモリセルに正データがプログラムされる第１のメモリセルアレイＭＡＴと、各々のメモリセルに正データの反転データがプログラムされる第２のメモリセルアレイＭＡＲに分割されている。 - 特許庁

To provide a semiconductor integrated circuit in which a memory array region is divided independently without affecting each other and a self test of internal memory itself can be performed with one internal memory and less hardware constitution.例文帳に追加

１つの内部メモリと少ないハードウェア構成でメモリアレイ領域を互いに影響なく独立に分割し、内部メモリ自体のセルフテストを行うことができる半導体集積回路を提供する。 - 特許庁

A memory array (25) and an addressing circuit (30) are formed by creating a circuit element (26) in the cross-point of two layers (70, 76) made of an electrode conductor, and the two layers are separated by a semiconductor material layer (72).例文帳に追加

メモリアレイ(25)とアドレス指定回路(30)が、電極導体の2つの層(70,76)の交点に回路エレメント(26)を作成することにより形成され、それらの2つの層は半導体材料の層(72)により分離される。 - 特許庁

Also, the page buffer circuit includes a mode control part for making easy access for both planes through a main bus in the user mode and access for both planes by the memory array controller in a memory control mode.例文帳に追加

また、ページバッファ回路は、ユーザモードにあるメインバスを通じた両プレーンへのアクセス、メモリ制御モードにあるメモリアレイコントローラによる両プレーンへのアクセスを容易にするためのモード制御部を含んでいる。 - 特許庁

To determine an optimum resistance range for a memory cell and an optimum size for a memory array for a provided conductor resistance so as to suppress undesirable contribution of an error to an output signal at a minimum.例文帳に追加

出力信号への望ましくない誤りの寄与を最小限に抑えるために、所与の導体抵抗に対して、メモリセルの最適な抵抗範囲と、メモリアレイの最適なサイズとを決定すること。 - 特許庁

Even if a semiconductor element formed in the memory array portion 42 itself is higher than that in the peripheral circuit portion 44, the upper surfaces of both semiconductor elements are made nearly the same level.例文帳に追加

メモリアレイ部４２に形成される半導体素子自体の高さが周辺回路部４４に形成されるそれより高い場合であっても、双方の半導体素子の上面の高さをほぼ同一にできる。 - 特許庁

Since the protocol stack is generated by the hardware, a broadband data bus and a broadband address bus can be used and as a result, the throughput from the large-scale memory array is performed at higher speed.例文帳に追加

プロトコルスタックをハードウェアで生成するので、広域データバスと広域アドレスバスを使用することができ、その結果、大規模メモリアレイからのスループットをより高速で行えるようにすることができる。 - 特許庁

To provide a protected microprocessor equipped with a right allocating system for allocating a lasting access right to a zone of a memory array in the microprocessor, in programs executable by the microprocessor.例文帳に追加

マイクロプロセッサによって実行可能なプログラムに、マイクロプロセッサのメモリアレイの、あるゾーンへの永続的なアクセス権を割り当てるための権利割り当てシステムを備えた保護されたマイクロプロセッサを提供する。 - 特許庁

To reduce power consumption of row selecting operation and to secure operation margin by suppressing a noise at the time of read-out of data in a semiconductor memory provided with a memory array in which two transistor cells are arranged with half pitch.例文帳に追加

２トランジスタセルをハーフピッチ配置したメモリアレイを備える半導体記憶装置において、行選択動作の低消費電力化およびデータ読出時のノイズ抑制による動作マージン確保を図る。 - 特許庁

This integrated circuit 200 has a memory array, of which memory cells 205, 206 are constituted so that a plurality of common bit lines 207 are used in common with many electrically insulated semiconductor regions.例文帳に追加

メモリアレイを有する集積回路２００であり、そのメモリセル２０５，２０６は、電気的に絶縁された多数の半導体領域で複数の共通ビット線２０７を共有するように構成されている。 - 特許庁

Next, data is written in a memory array during second write-in operation by using a row enable signal and a write-in data signal (write-in driver 315) generated at a second phase (a second clock phase) of a clock signal.例文帳に追加

次いで、クロック信号の第２の位相（第２のクロック位相）において発生される行イネーブル信号及び書き込みデータ信号を用いて、データが第２の書き込み動作中にメモリアレイに書き込まれる。 - 特許庁

A memory assembly which has an input port 242, an output port 216, and the memory array 23 containing a plurality of addressable storing positions in one mode contains the selectable function which sends the address information portion 212 of data which appear in a data route to other processing routes 770 and 771 by by-passing the memory array 232 without disturbing the information stored at the addressable storing positions.例文帳に追加

１態様では、入力ポート２４２及び出力ポート２１６を有し、複数のアドレス指定可能記憶位置を含むメモリ・アレイ２３２を有するメモリ・アセンブリにおいて、複数のアドレス指定可能記憶位置に記憶される情報を乱すことなく、データ経路内に現れるデータのアドレス情報部分２１２を、メモリ・アレイ２３２をバイパスして別の処理経路７７０、７７１に仕向ける選択的機能を含む。 - 特許庁

This technique is also applied to a metablock including one block obtained from respective some different units of a memory array, by directing all pages to be updated to a single unused block in one out of the units.例文帳に追加

この技法は、ユニットのうちの１ユニット内の単一の未使用ブロックに更新されるすべてのページを向けることにより、メモリアレイのいくつかの異なるユニットの各々から得られる１ブロックを含むメタブロックにも適用される。 - 特許庁

To provide a method for fabricating a nano-scale resistance cross-point memory array which incorporates a ferroelectric ultra giant magnetic resistance based resistor having lower power consumption, lower programming current and higher capability of being integrated in high density than the other memories.例文帳に追加

他のメモリに比べて低消費電力、低プログラム電流、かつ高密度集積可能な、強誘電性超巨大磁気抵抗ベースの抵抗を組み込んだノスケール抵抗クロスポイント型メモリアレイを製造すること。 - 特許庁

After the completion of first programming starting from the first memory address of a nonvolatile memory array 220, a second address 208 from the last functioning as a protective register is set and made to correspond to the number of a protective block 210.例文帳に追加

非揮発性メモリアレイ２２０の第１のメモリアドレスから始まる最初のプログラミングの完了後に、保護レジスタとして働く最後から２番目のアドレス２０８がセットされて、保護ブロック２１０の番号と対応する。 - 特許庁

The ability to repair defective cells in a memory array by replacing those cells with redundant cells, is improved using a redundant memory line control circuit 25i, 23i that empolys two types of redundancy programming.例文帳に追加

２つの冗長性プログラミングを採用する冗長メモリライン制御回路２５ｉ、２３ｉを使用して、メモリアレイ内の欠陥セルを冗長セルに代替することによって欠陥セルをリペアする能力を向上させる。 - 特許庁

The cross current memory array is produced by using the memory device 100 in which the MSM binary switch and the resistance memory substance 104 are connected in series, thereby preventing current from passing in an undesired direction.例文帳に追加

ＭＳＭバイナリスイッチと抵抗メモリ物質１０４が直列に接続された構成を有するメモリ素子１００を用いて、クロスポイントメモリアレイを作成することにより、望ましくない方向に電流が流れるのを防ぐ。 - 特許庁

The semiconductor memory device is provided with a word line driver addressing neighboring word lines discontinuously when a memory array including many word lines arranged in a series of order and many word lines are addressed.例文帳に追加

この半導体メモリ装置は、一連の順序で配置される多数のワードラインを含むメモリアレイ及び多数のワードラインをアドレッシングする際に、互いに隣合うワードラインを非連続的にアドレッシングするワードラインドライバーを備える。 - 特許庁

The memory is provided with a memory array 1 which includes a bit line BL, a word line WL which is arranged to cross the bit line BL and a memory cell which is connected between the bit line BL and the word line WL.例文帳に追加

このメモリは、ビット線ＢＬと、ビット線ＢＬと交差するように配置されたワード線ＷＬと、ビット線ＢＬとワード線ＷＬとの間に接続されたメモリセルとを含むメモリセルアレイ１を備えている。 - 特許庁

By using a data input path independent of a clock in an integrated circuit device incorporating a random access memory array, data written in the array is rippled through to all banks all the way up to a local write circuitry.例文帳に追加

ランダムアクセスメモリアレイを内蔵する集積回路装置にクロックと独立のデータ入力経路を用いることで、アレイに書込まれたデータをすべてのバンクを通ってローカル書込回路にまでリップルさせることが可能となる。 - 特許庁

A memory array MA of the nonvolatile semiconductor memory 2 comprises: a data storage area storing data; a program storage area storing a program; and a table block storing an address conversion table of the program storage area.例文帳に追加

不揮発性半導体メモリ２のメモリアレイＭＡは、データが格納されるデータ格納領域、プログラムが格納されるプログラム格納領域、およびプログラム格納領域のアドレス変換テーブルが格納されるテーブルブロックからなる。 - 特許庁

The semiconductor storage device is provided with; a memory array which includes a plurality of memory cells which have magnetoresistive elements and reference cells; and a reading circuit 9 which reads out the data of selection cells selected from among the plurality of memory cells.例文帳に追加

磁気抵抗素子を有する複数のメモリセル及び参照セルを含むメモリアレイと、複数のメモリセルのうちから選択された選択セルのデータを読み出す読み出し回路９とを具備する半導体記憶装置を用いる。 - 特許庁

The present invention includes a method for forming a word line pattern of the nonvolatile memory array including a step of producing the sub-F word lines using a mask producing device having a width of at least minimum characteristic size F through the use of spacer technology.例文帳に追加

少なくとも最小特徴サイズＦの幅を有するマスク生成素子から、スペーサー技術を用いてサブＦワード線を生成する段階を含む不揮発性メモリアレイのワード線パターン形成のための方法を含む。 - 特許庁

When replacing the fault data with the relief data on the data register to which data is transferred from a memory array at the occasion of reading out, judgment whether read access address is in agreement with the fault address at every access is not required.例文帳に追加

読み出しに際してメモリアレイからデータが転送されたデータレジスタ上で不良データを救済データに置換えるときは、リードアクセスアドレスが不良アドレスに一致するかをアクセスの度に毎回判断することを要しない。 - 特許庁

Also, of the stored data of the memory array 120, a third character string which matches longest starting from the next character of the retrieval start character of the input character string is retrieved in the primary selector 140.例文帳に追加

また、上記メモリ配列１２０の格納データのうち、上記入力文字列の上記検索開始文字の次の文字から始まり最長に一致する第３の文字列の検索を一次セレクタ１４０で行う。 - 特許庁