「"memory array"」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

This method comprises write-in of information elements for selecting a page written in a storage latch combined with columns of a non-volatile memory array, an initial stage including writing each data written in a page in a temporary storage device, and a write-in stage selecting a row of a non-volatile memory array conforming to contents of the temporary storage device.例文帳に追加

この方法は不揮発性メモリアレイの列と組み合わされた記憶ラッチに書込むページを選択するための情報要素の書込み、及びページに書込む各データの一時記憶装置への書込みを含む初期化段階、及び一時記憶装置の内容に従って不揮発性メモリアレイの行を選択することからなる書込み段階を含む。 - 特許庁

A memory array is divided into two or more blocks in the columnar direction, and the bit lines are individually arranged to each block, then a bit line selecting circuit is prepared for selecting the bit line of the divided block.例文帳に追加

メモリセルアレイを列方向に２つ以上のブロックに分割し、各ブロックに対して個別にビット線を設け、分割したブロックのビット線を選択するビット線選択回路を備える。 - 特許庁

Further, when access to an defective memory array exists, the access is switched to a redundant array by a redundant line selector 25, which is in an activated state, thereby reducing the delay time.例文帳に追加

また、欠陥があるメモリアレーに対するアクセスがあった場合には活性化状態にある冗長ライン選択器２５によりアクセスを冗長メモリアレーに切り替えて遅延時間を低減する。 - 特許庁

In the memory array region 11, bit lines BL0-BL5 which extend in the Y-direction, and word lines WL0-WL2 and source lines SL1-SL3 extend in the X-direction, orthogonal to the Y-direction.例文帳に追加

メモリアレイ領域１１において、ビット線ＢＬ0〜ＢＬ5はＹ方向に延びており、ワード線ＷＬ0〜ＷＬ2、ソース線ＳＬ1〜ＳＬ3はＹ方向と直交するＸ方向に延びている。 - 特許庁

In short, at the time of read-out, the memory array operates at the low frequency being one-eighth of the data output frequency and at the time of write-in, it performs an operation such as to writing data for every clock.例文帳に追加

つまり読出時は、メモリアレイがデータ出力周波数の８分の１の低い周波数で動作し、書込時は毎クロックごとにデータを書込むという動作が行なわれる。 - 特許庁

To provide a magnetic memory capable of writing and reading of stable information by blocking an unnecessary magnetic field ranging from circumference to a memory array, and having high reliability of holding record for a long period.例文帳に追加

メモリアレイに周囲から及ぶ不要な磁場を遮断して、安定した情報の書き込みと読み出しが出来、長期間の記録保持の信頼性が高い磁気メモリを提供する。 - 特許庁

A memory array is divided into a plurality of cell array blocks, a bit line BL and a word line WL are continuously provided in a cell array block 11, and a memory cell is arranged at the intersection part.例文帳に追加

メモリセルアレイは複数のセルアレイブロックに分割され、その一つのセルアレイブロック１１内ではビット線ＢＬとワード線ＷＬが連続的に配設され、その交差部にメモリセルが配置される。 - 特許庁

To provide an MTJ device capable of fabrication while leaving freedom for making fine adjustments on coercive force and leaving freedom for realizing MR of a corresponding degree, and a memory array comprising the MTJ device.例文帳に追加

保磁力を微調整する自由および相当程度のＭＲを実現する自由を残しながら製造しうるＭＴＪデバイスおよびそれを備えたメモリ・アレイを提供する。 - 特許庁

It is characterized in that a logic circuit for compressing and expanding data arranged between a memory array in a semiconductor memory and an I/O circuit is integrated on a memory LSI with one chip.例文帳に追加

半導体メモリにおけるメモリアレーと、Ｉ／Ｏ回路との間に介在するデータ圧縮伸張のための論理回路をメモリＬＳＩ上にワンチップ集積した点を特徴とする。 - 特許庁

A CMOS memory array includes many bit cells 12 arranged in a SRAM array 11 of N rows×M columns, and has a duplication columns 60 of the bit cell 12 utilized for self-measuring.例文帳に追加

ＣＭＯＳメモリアレイは、Ｎ行×Ｍ列のＳＲＡＭアレイ１１内に配列された多数のビットセル１２を含み、自己計測用に利用されるビットセル１２の重複列６０を有する。 - 特許庁

The multi-port memory architecture is provided with a memory array, a plurality of ports configured to receive/transmit data, and a plurality of port buffers each of which performs transmitting/receiving data for one or more of the ports.例文帳に追加

メモリアレイと、データを受信／送信するように構成された複数のポートと、それぞれがポートの一つ以上との間でデータの送信／受信を行う複数のポートバッファとを備える。 - 特許庁

A control circuit 22 of the semiconductor memory 2 generates a 10 bit address with the first address information as a high order 4 bit and the second address information as a low order 6 bit, and outputs it to a memory array 21.例文帳に追加

半導体メモリ２のコントロール回路２２は、第１アドレス情報を上位４ビット、第２アドレス情報を下位６ビットとして１０ビットのアドレスを生成し、メモリアレイ２１に出力する。 - 特許庁

The method includes identifying a read disturb condition associated with the phase change memory array, and performing a conditional refresh operation in response to the identified read disturb condition.例文帳に追加

相変化メモリアレイに関連する読み出し障害の状態を検知する工程と、上記読み出し障害の状態が検知された場合にリフレッシュ動作を実行する工程とを有する。 - 特許庁

To prevent the erroneous low determination of the threshold value of a memory cell to be programmed caused by the flowing-out of a cell current to an adjacent cell during program verification in a memory array having a bit line shared between memory cells.例文帳に追加

ビット線がメモリセル間で共有されたメモリアレイでは、プログラムベリファイ時に、隣接セルにセル電流が流出するために、プログラムすべきメモリセルのしきい値が低めに誤判定される。 - 特許庁

A character string to be encoded is inputted to an IDBR 100 and whether characters on the IDBR 100 match with each character already stored in a memory array 120 is compared.例文帳に追加

符号化するための文字列をＩＤＢＲ１００に入力し、該ＩＤＢＲ１００上の文字がメモリ配列１２０に既に格納されている個々の文字と一致するかを比較する。 - 特許庁

Thus, since the address of the defective memory present in the memory areas for the 16 word lines is stored in the second memory array 2, the addresses of the defective memories of a wider range are stored.例文帳に追加

このように、ワード線１６本分のメモリ領域内に存在する欠陥メモリのアドレスを第２のメモリアレイ２に格納することから、より広い範囲の欠陥メモリのアドレスを記憶できる。 - 特許庁

The memory array circuit 4010 compares the addresses of the plurality of first memory cells with those of first memory cells to be written to select the first memory cells based on the comparison result.例文帳に追加

メモリアレイ回路４０１０は、複数個の第１メモリセルのアドレスと書き込み対象である第１メモリセルのアドレスとを比較し、比較結果に基づいて第１メモリセルを選択する。 - 特許庁

An electric marking device (25) is provided on at least one of the layers, and displays arbitrary and previously selected information on the properties or the like of the contents of the data stored in the memory array module (20).例文帳に追加

電気的マーキング装置(25)が層のうちの少なくとも1つに設けられ、メモリアレイモジュール(20)に格納されたデータの内容の性質等の任意の予め選択された情報を表示する。 - 特許庁

A memory array 16 outputs fail data stored in the address of memory units A-D when an address is inputted or writes inputted fail data in the address of the memory units A-D.例文帳に追加

メモリアレイ１６は、アドレスが入力されると、メモリユニットＡ〜Ｄの該アドレスに記憶されているフェイルデータを出力するか、または、入力されたフェイルデータをメモリユニットＡ〜Ｄの該アドレスに書き込む。 - 特許庁

A memory array 1 has a memory cell having double gate structure, plural word lines to which a control gate of the memory cell is connected, and plural bit lines to which a drain of the memory cell is connected.例文帳に追加

メモリアレイ１は、２重ゲート構造を有するメモリセルと、メモリセルのコントロールゲートが接続された複数のワード線と、メモリセルのドレインが接続された複数のビット線とを持つ。 - 特許庁

To provide a nonvolatile semiconductor memory device having a memory array structure, which allows resistance of a source diffusion layer to be reduced, with the increase in a manufacturing process controlled to a minimum.例文帳に追加

製造工程の増大を最小限に抑制しつつ、ソース拡散層の低抵抗化を実現できるメモリセルアレイ構造を備えた不揮発性半導体記憶装置を提供する。 - 特許庁

A multiport memory is provided with a plurality of ports (c) for receiving/transmitting the data (b) of a memory array (a), and a plurality of port buffers for transmitting/receiving with one or more ports.例文帳に追加

マルチポートメモリは、（ａ）メモリアレイ（ｂ）データを受信／送信する複数のポート（ｃ）それぞれがポートの一つ以上との間でデータの送信／受信を行う複数のポートバッファを備える。 - 特許庁

By the increase of the magnetic fields generated by the word line (110) and the bit line (120), smaller word current and bit current can be utilized and the size of the memory array (100) is reduced.例文帳に追加

ワードライン(110)およびビットライン(120)によって生成される磁界の増加によって、より少ないワード電流およびビット電流を用いることができ、メモリアレイ(100)の大きさが低減される。 - 特許庁

The memory array using the mechanical switch includes a plurality of word lines, a plurality of bit lines intersecting each other with the plurality of word lines, and a plurality of mechanical switches.例文帳に追加

本発明に係る機械的なスイッチを利用したメモリアレイは、複数のワードラインと、該複数のワードラインと互いに交差する複数のビットラインと、複数の機械的なスイッチと、を備える。 - 特許庁

A memory array 1 comprises a plurality of memory segments 11 corresponding to respective addresses and each memory segment 11 is connected with a data multiplexer 12 through a first data bus DQn (n=1,..., 4).例文帳に追加

メモリアレイ１は各アドレスに対応した複数のメモリセグメント１１を備え、各メモリセグメント１１とデータバスマルチプレクサ１２とは第１のデータバスＤＱｎ（ｎ＝１〜４）によって接続されている。 - 特許庁

The semiconductor integrated circuit device comprises a semiconductor chip (17); a memory array (3) disposed on the semiconductor chip (17); and first, second decoder trains (5-1, 5-2) disposed along both ends of the memory cell array (3).例文帳に追加

半導体チップ（１７）と、半導体チップ（１７）に配置されたメモリセルアレイ（３）と、メモリセルアレイ（３）の両端に沿って配置された第１、第２デコーダ列（５-１、５-２）とを具備する。 - 特許庁

Data pre-fetched 2 bits from a memory array and transmitted to an amplifier circuit 154 by a data bus is ordered in accordance with the least significant bit of a column address being a start address externally given.例文帳に追加

メモリアレイから２ビットプリフェッチされデータバスによって増幅回路１５４に伝達されたデータは外部から与えられるスタートアドレスであるコラムアドレスの最下位ビットに応じて順序づけされる。 - 特許庁

To improve noise margin, to increase read-out speed, and to reduce power consumption, in a semiconductor memory having a memory array consisting of CMOS flip-flop circuit type memory cells.例文帳に追加

ＣＭＯＳフリップフロップ回路型メモリセルからなるメモリアレイを有する半導体記憶装置において、ノイズマージンを向上させ、読出し速度を速くさせるとともに、消費電力を低減させる。 - 特許庁

The memory array circuit 10 compares a plurality of pieces of data with retrieved data to select the second memory cells for storing the addresses of the first memory cells for storing the data corresponding to the retrieved data.例文帳に追加

メモリアレイ回路１０は、複数個のデータと検索データとを比較し、検索データと一致するデータを記憶する第１メモリセルのアドレスを記憶する第２メモリセルを選択する。 - 特許庁

An address register 3 extracts address information from the input data signal 8 by an address active signal 10 and a clock signal 7, and converts it to parallel data and supplies it to a memory array 5.例文帳に追加

アドレスレジスタ３はアドレスアクティブ信号１０とクロック信号７とにより，入力データ信号８からアドレス情報を抽出し，パラレルデータに変換してメモリアレイ５に供給する。 - 特許庁

The memory array is advantageously configured so as to eliminate the need for a pass gate being operatively coupled to a corresponding nonvolatile storage element in the at least one memory cell.例文帳に追加

都合のよいことに、メモリアレイは、少なくとも１つのメモリセルの対応する不揮発性記憶素子に動作できるように結合しているパスゲートを使用しないですむように構成されている。 - 特許庁

The semiconductor storage device is formed by splitting a memory array into a plurality of mats 11, and a transistor element 18 is arranged between cell counter electrode plates 17 of each mat split as a switching device.例文帳に追加

半導体記憶装置はメモリアレイが複数のマット１１に分割形成されてなり、分割された各マットのセル対極プレート１７間にトランジスタ素子１８をスイッチ素子として配置する。 - 特許庁

During the burn-in test operation a word line selecting means 605 logically combines the signals to be impressed to the first to third pins A0 to A2 to selectively activate a plurality of word lines of a memory array 601.例文帳に追加

ウェハバーンインテスト時、ワードライン選択手段605 が第１乃至第３ピンA0〜A2に印加される信号を論理組合してメモリセルアレイ601 の複数本のワードラインを選択的に活性化させる。 - 特許庁

To specify a plurality of rows in the same memory array bank by a single external row address regarding a semiconductor storage suited for speeding up access to a memory cell.例文帳に追加

本発明はメモリセルへのアクセスの高速化に好適な半導体記憶装置に関し、同一のメモリアレイバンク内の複数の行を、単一の外部行アドレスで指定することを目的とする。 - 特許庁

A prescribed number of datum bits of data read to an internal datum bus 12 from a memory array 2 are transmitted to an internal address bus 8 through a transmitting circuit 16 and are given to a memory cell selecting circuit 10.例文帳に追加

メモリアレイ（２）から内部データバス（１２）に読出されたデータのうち所定数のデータビットを転送回路（１６）を介して内部アドレスバス（８）に転送してメモリセル選択回路（１０）へ与える。 - 特許庁

Control clocks having different phases are distributed to a memory array divided into a plurality of banks BK1, BK2, the entry and processing of a retrieving key (reading and writing operation, retrieving operation) are performed with different phases.例文帳に追加

複数のバンクＢＫ１，ＢＫ２に分割したメモリアレイに異なる位相の制御クロックを分配して、異なる位相でエントリおよび検索キーの処理（読み書き動作、検索動作）を行う。 - 特許庁

To provide a non-volatile memory cell that can be driven at a low voltage and is capable of high-speed program and high-density integration, and its usage, a manufacturing method, and a non-volatile memory array.例文帳に追加

低電圧駆動および高速プログラムならびに高密度集積の可能な不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイを提供する。 - 特許庁

To provide a semiconductor memory device in which an erase operation for a memory array including a memory element which can be easily made minute is interrupted and the interruption of the erase operation can be released.例文帳に追加

微細化が容易なメモリ素子を含むメモリアレイに対するイレース動作を中断し、そのイレース動作の中断を解除することが可能な半導体記憶装置を提供する。 - 特許庁

A CMOS memory array includes many bit cells 12 arranged in a SRAM array 11 of N rows × M columns, and has a duplication columns 60 of the bit cell 12 utilized for self-measuring.例文帳に追加

ＣＭＯＳメモリアレイは、Ｎ行×Ｍ列のＳＲＡＭアレイ１１内に配列された多数のビットセル１２を含み、自己計測用に利用されるビットセル１２の重複列６０を有する。 - 特許庁

To provide a method and apparatus for collecting core instruction traces or mutual connection traces without using an externally attached logic analyzing device or an additional memory array on chip.例文帳に追加

外部に取り付けた論理分析装置も追加のチップ上メモリアレイも用いずにコア命令トレースまたは相互接続トレースを収集するための方法および装置を提供する。 - 特許庁

This reduces the threshold variation due to channel implantation, thereby making a sense amplifier exactly sense/amplify micro-signals generated on data lines, during reading out of a low-voltage memory array.例文帳に追加

これにより、チャネルインプラによるしきい値ばらつきを低減し、低電圧メモリアレーで読み出し時にデータ線上に発生する微小信号をセンスアンプにおいて正確に感知・増幅する。 - 特許庁

Plural words of the memory array are simultaneously selected, data stored in this selected plural words are read out simultaneously through a read-only data port.例文帳に追加

リードワード信号により、メモリアレイの複数のワードを同時に選択し、この同時に選択された複数のワードに格納されているデータを読み出し専用のデータポートを介して同時に読み出す。 - 特許庁

To provide a magnetic memory array, capable of generating spiral magnetization, independently of the thickness of a magnetic layer and stably recording information, in response to the direction of the spiral magnetization.例文帳に追加

磁性層の厚さに関係なく渦状磁化を生成することができ、前記渦状磁化の向きに応じて情報を安定的に記録できるようにした磁性メモリアレイを提供する。 - 特許庁

This semiconductor memory device has a word line enable driver arranged in a row decoder area outside a memory array area, and the word line enable signal line formed with a top layer among three metal layers.例文帳に追加

ワードラインイネーブルドライバがメモリアレイ領域の外側のローデコーダ領域に配置され、ワードラインイネーブル信号ラインが３枚のメタル層のうちの最上層のメタルで形成される半導体メモリ装置。 - 特許庁

A memory array 10 compares each piece of the multiple reference data with the search data in parallel and generates multiple comparison current signals C_1 to C_R representing the result of the comparison.例文帳に追加

メモリアレイ部１０は、複数の参照データの各々と検索データとの比較を並列に実行し、その比較結果を示す複数の比較電流信号Ｃ_１〜Ｃ_Ｒを生成する。 - 特許庁