「"memory array"」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To provide an electromechanical band pass filter suited to the access of a PIRM memory array.例文帳に追加

PIRMメモリアレイのアクセスに適した電気機械式バンドパスフィルタを提供する。 - 特許庁

A semiconductor memory 2 includes a memory array 26 and a scrambling/descrambling section 21.例文帳に追加

半導体メモリ２は、メモリアレイ２６と、スクランブル／デスクランブル部２１とを備える。 - 特許庁

Thus, read/write of the data to/from the memory array 21 is performed.例文帳に追加

これにより、メモリアレイ２１に対するデータの読み出し・書き込みが行われる。 - 特許庁

Preferably, each main memory array has access to the shared redundancy circuit.例文帳に追加

好ましくは、各主メモリアレイは共有冗長回路へのアクセスを有する。 - 特許庁

The page buffer circuit has two planes consisting of a random access memory array.例文帳に追加

ページバッファ回路は、ランダムアクセスメモリアレイからなる２つのプレーンを有している。 - 特許庁

Each of the column units M in the memory array shares a X decoder means K.例文帳に追加

メモリアレイ中の各コラム単位ＭがＸデコーダ手段Ｋを共有する。 - 特許庁

METHOD FOR ERASING CONTENTS OF MEMORY, AND MEMORY ARRAY FOR PERFORMING THE METHOD例文帳に追加

メモリ内容を消去する方法およびそれを実行するためのメモリ・アレイ - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING EMBEDDED SOURCE LINE AND FLOATING GATE, AND MEMORY ARRAY FOAMED BY USING THE SAME例文帳に追加

埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー - 特許庁

A block B activation control circuit 207 stops retrieval operation in the memory array B in accordance with voltage of the match line MLA after the retrieval of the memory array A.例文帳に追加

ブロックＢ活性化制御回路２０７は、メモリアレイＡの検索後のマッチラインＭＬＡの電圧に応じて、メモリアレイＢでの検索動作を中止させる。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS HAVING ELONGATED NONLINEAR FLOATING GATE, AND MEMORY ARRAY FORMED USING THE SAME例文帳に追加

非直線的な細長いフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列方法及びそれにより形成されたメモリアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH PROTRUDING CONTROL GATE, AND MEMORY ARRAY MADE THEREBY例文帳に追加

部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL WITH LOW RESISTANCE SOURCE REGION AND HIGH SOURCE COUPLING, AND MEMORY ARRAY MADE THEREBY例文帳に追加

低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ - 特許庁

In a volatile SRAM 1, a row decoder 4 is connected to a memory array 2 having many memory cells arranged inside the memory array 2 in a matrix shape through word lines 3, and a data control part 5 is connected to the memory array 2 through data lines 6.例文帳に追加

揮発性のＳＲＡＭ１において、その内部にマトリックス状に配置された複数のメモリセルを多数有するメモリアレイ２に、ワード線３を介してロウデコーダ４が接続され、データ線６を介してデータ制御部５が接続されている。 - 特許庁

To provide a semiconductor memory array device and a manufacturing method thereof, where the memory array device is capable of carrying out a read-out operation stably by a method wherein a means that is independent of the state of an adjacent EEPROM cell when the memory array device is kept in a read-out operation is provided.例文帳に追加

読み出し動作時に、隣接ＥＥＥＰＲＯＭセルの状態に依存しない手段を講じることにより、安定した読み出し動作を実現する半導体メモリアレイ装置およびその製造方法を提供する。 - 特許庁

The memory controller includes an external bus interface coupled to an external bus to communicate read and write instructions with an external device, a memory array interface coupled to a memory array to perform reads and writes on a memory array, and an overwrite module to write a desired value to a desired address of the memory array.例文帳に追加

メモリコントローラは、外部装置と読み取り及び書き込みインストラクションを通信するために外部バスに結合された外部バスインターフェイスと、メモリアレイにおいて読み取り及び書き込みを遂行するためにメモリアレイに結合されたメモリアレイインターフェイスと、メモリアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールとを備えている。 - 特許庁

A memory array that includes such a magnetic tunnel junction 200 is also provided.例文帳に追加

このような磁気トンネル接合デバイス２００を備えたメモリ・アレイも提供する。 - 特許庁

A random access memory device has a memory array, and a refresh rate generator circuit.例文帳に追加

ランダムアクセスメモリデバイスは、メモリアレイと、リフレッシュ速度生成器回路とを備えている。 - 特許庁

APPARATUS FOR REDUCING CROSSTALK IN PIRM MEMORY ARRAY AND PROCESS FOR MANUFACTURING THE SAME例文帳に追加

ＰＩＲＭメモリアレイ内のクロストークを低減するための装置および製造プロセス - 特許庁

A memory device (300) responding to a command signal has a plurality of banks of a memory array (324).例文帳に追加

コマンド信号に応答するメモリデバイス(300)は、メモリアレイ(324)の複数バンクを有する。 - 特許庁

A tile incorporated in the array of rows and columns are overlapped on a memory array.例文帳に追加

行及び列のアレイ中に組み込まれたタイルは、メモリアレイに重ね合わされる。 - 特許庁

Each memory array includes a state device formed at least at one cross point.例文帳に追加

メモリアレイは、少なくとも１つのクロスポイントに形成された状態素子を含む。 - 特許庁

To stabilize operation of a PMC memory cell using a CBRAM memory array.例文帳に追加

ＣＢＲＡＭメモリアレイを使用したＰＭＣメモリセルの動作の安定化を図る。 - 特許庁

To provide a semiconductor device having a multi-valued memory having a small memory array area.例文帳に追加

メモリアレイ面積の小さい多値メモリを含む半導体装置を提供する。 - 特許庁

To provide a non-volatile memory array in which the chip area is reduced by giving a contrivance to a mask ROM in which a loader program or the like are stored in a memory array.例文帳に追加

メモリアレイにおいて、ローダプログラム等を格納したマスクＲＯＭに工夫を与えることにより、チップ面積の削減を図った不揮発性メモリアレイを提供する。 - 特許庁

Next, nondefective/defective is discriminated for the memory array and the redundant memory array based on the characteristic result of the characteristic test process in a discrimination process S50.例文帳に追加

次に、判定工程Ｓ５０において、特性テスト工程の特性テスト結果に基づき、メモリアレイ及び冗長メモリアレイに対してそれぞれ良品／不良品の判定を行う。 - 特許庁

To provide a vertical memory array including a plurality of non-volatile variable resistive memory cells.例文帳に追加

複数の不揮発性可変抵抗メモリセルを含む縦型のメモリアレイを提供する。 - 特許庁

To provide a novel nonvolatile memory array structure capable of facilitating a test process of the nonvolatile memory array by forming an open circuit between an abnormally functioning bit line and a sense amplifier.例文帳に追加

機能異常のビット線とセンス増幅器の間を開路にして、不揮発性メモリアレイのテスト工程を簡便化し得る新規の不揮発性メモリアレイ構造を提供する。 - 特許庁

The three-dimensional cross-point type variable resistance memory array has a current detector 32, connected with a bit line to read memory bits of a memory cell 30 and is configured as a multi-layer memory array.例文帳に追加

３次元クロスポイント型可変抵抗メモリアレイは、メモリセル３０の記憶ビットを読み出すビット線と接続する電流検知器３２を備え、多層メモリアレイとして構成される。 - 特許庁

To provide a resistive cross point memory array with a cross couple latching sense amplifier.例文帳に追加

クロスカッフ゜ルラッチ型センス増幅器を有する抵抗性クロスホ゜イントメモリアレイの提供。 - 特許庁

A memory array including memory mats 10 to 60 is allocated in a U shape, and a logic circuit 92 and analog circuit 91 are arranged in a space area in which the memory array is not allocated.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

To provide a safety function for handling errors in writing information to a memory array of a memory device and/or reading information from the memory array, at no extra cost.例文帳に追加

メモリデバイスのメモリアレイに情報を書き出す処理、及び／またはメモリアレイから情報を読み取る処理のエラーに対応する安全機能を余剰コストをかけずに備える。 - 特許庁

The full-swing memory array comprises a plurality of local bit lines and a global bit line.例文帳に追加

フル・スイング・メモリ・アレイは、複数のローカルビット線およびグローバルビット線を含んでいる。 - 特許庁

The word line RWL0 for reference cell is a word line activated when a memory array normal word line MWL being not a redundant line of a memory array MA is selected.例文帳に追加

リファレンスセル用ワード線ＲＷＬ０は、メモリアレイＭＡの冗長でないメモリアレイ通常ワード線ＭＷＬが選択された場合に活性化するワード線とする。 - 特許庁

MAGNETIC MEMORY CELL, ITS FORMING METHOD, MAGNETIC MEMORY ARRAY, AND ITS MANUFACTURING METHOD例文帳に追加

磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法 - 特許庁

A page buffer circuit provides a common resource between a memory array controller and a user.例文帳に追加

ページバッファ回路は、メモリアレイコントローラとユーザとの間の共有リソースを提供する。 - 特許庁

The electrostatic screening line SL is made of a metallic layer used for the wiring of the memory array.例文帳に追加

静電遮蔽線ＳＬはメモリアレイの配線に用いる金属層で形成する。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

To provide a nonvolatile memory wherein the layout area of its memory array can be reduced.例文帳に追加

メモリアレイのレイアウト面積を縮小可能な不揮発性記憶装置を提供する。 - 特許庁

The memory array has a plurality of memory cells that are configured to hold a charge.例文帳に追加

メモリアレイは、電荷を保持するように構成された複数のメモリセルを備えている。 - 特許庁

To provide a nonvolatile storage device capable of reducing the layout area of a memory array.例文帳に追加

メモリアレイのレイアウト面積を縮小可能な不揮発性記憶装置を提供する。 - 特許庁

The memory 1 is provided with a memory array 10, an address conversion table 20 and a CAS buffer 30 and the memory array 10 is divided into plural pages 11 each of which consists of several tens kilobytes to several hundreds kilobytes.例文帳に追加

メモリ１に、メモリアレイ１０、アドレス変換テーブル２０、ＣＡＳバッファ３０を設け、メモリアレイ１０を数十キロバイトから数百キロバイトのページ１１に分割する。 - 特許庁

To perform a digital signal processing high in flexibility while reducing a scale of a memory array.例文帳に追加

メモリアレイの規模を低減しつつ、柔軟性の高いデジタル信号処理を行う。 - 特許庁

Furthermore, each of the plurality of memory layers (22) includes memory array circuits (36) and modulation circuits (28).例文帳に追加

更に、複数のメモリ層(22)の各々は、メモリアレイ回路(36)と変調回路(28)とを含む。 - 特許庁

The memory cells are connected to transistors to form a memory array.例文帳に追加

また前記相変化型不揮発性メモリ素子とトランジスターを接続してメモリーアレー化する。 - 特許庁

SELF-ALIGNING METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELL HAVING VERTICAL CONTROL GATE SIDEWALL AND INSULATION SPACER, AND MEMORY ARRAY FORMED BY THE METHOD例文帳に追加

垂直制御ゲート側壁及び絶縁スペーサを有する浮動ゲートメモリセルの半導体メモリ配列を形成する自己整合方法とこれにより製造されたメモリ配列 - 特許庁