「"memory array"」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The memory array can be used as a memory by adding a read/write circuit.例文帳に追加

読出し及び書込み回路を追加することにより、メモリアレイはメモリとして使用できる。 - 特許庁

NAND TYPE MEMORY ARRAY, READING METHOD, PROGRAMMING METHOD AND ERASING METHOD USING THE SAME例文帳に追加

ＮＡＮＤ型メモリアレイ及びこれを用いた読出方法、プログラム方法及び消去方法 - 特許庁

To efficiently arrange bit-line drivers in a memory array of a thin film magnetic storage device.例文帳に追加

薄膜磁性体記憶装置のメモリアレイにおいてビット線ドライバを効率的に配置する。 - 特許庁

A test circuit performs test determination by write-in and read-out for the memory array.例文帳に追加

テスト回路は、上記メモリアレイに対する書き込みと読み出しによる試験判定を行う。 - 特許庁

The memory array can be fabricated through a plurality of steps using the same mask.例文帳に追加

メモリアレイは、同じマスクを用いた複数のステップを用いて製作されることができる。 - 特許庁

To provide a method for set programming of a phase change memory array, and to provide a write driver circuit.例文帳に追加

相変化メモリアレイのセットプログラミング方法、及び書き込みドライバ回路を提供する。 - 特許庁

To provide a distributed memory array which supports both random access and file storage operations.例文帳に追加

ランダムアクセス動作及びファイル格納動作をサポートする分散型メモリアレイを提供する。 - 特許庁

MAGNETIC MEMORY, MAGNETIC MEMORY ARRAY, RECORDING METHOD OF MAGNETIC MEMORY, AND READING METHOD OF MAGNETIC MEMORY例文帳に追加

磁性メモリ、磁性メモリアレイ、磁性メモリの記録方法、及び磁性メモリの読み出し方法 - 特許庁

The same stored data as stored data stored in a memory array 2a of a CAM section CMU are made to be stored in a memory array 2b of a RAM section RMU, and a check bit for deciding an error of the stored data stored in the memory array 2b is further added and is made to be stored.例文帳に追加

ＣＡＭ部ＣＭＵのメモリアレイ２ａに記憶された記憶データと同じ記憶データをＲＡＭ部ＲＭＵのメモリアレイ２ｂに記憶させるとともに、メモリアレイ２ｂに記憶させる記憶データのエラーを判定するための検査ビットをさらに付加して記憶させる。 - 特許庁

To provide a nonvolatile memory array having a continuous charge storage dielectric stack.例文帳に追加

連続する電荷蓄積誘電体スタックを有する不揮発性メモリアレイを提供する。 - 特許庁

In addition, a method for forming the diode structure of a phase change data memory array is also provided.例文帳に追加

また、相変化データ記憶アレイのダイオード構造を形成する方法も提供される。 - 特許庁

THREE-DIMENSIONAL MEMORY ARRAY HAVING IMPROVED CONTACT LAYOUT OF STRING SELECTION LINE AND BIT LINE例文帳に追加

ストリング選択線及びビット線の改善されたコンタクトレイアウトを有する３次元メモリアレイ - 特許庁

NON-VOLATILE MEMORY CELL AND ITS USAGE, MANUFACTURING METHOD, AND NON-VOLATILE MEMORY ARRAY例文帳に追加

不揮発性メモリセルおよびその使用方法、製造方法ならびに不揮発性メモリアレイ - 特許庁

To reduce the current required for a word line and a bit line in an MRAM memory array.例文帳に追加

MRAMメモリアレイにおいて、ワードラインおよびビットラインに必要とされる電流を低減させること。 - 特許庁

The random access memory array includes random access memory elements arranged in a rows and columns.例文帳に追加

ランダムアクセスメモリアレイは行及び列に配列したランダムアクセスメモリ要素を包含している。 - 特許庁

The memory array part is connected to the pair of bit lines, and provided on both sides outside the sense amplifier part.例文帳に追加

メモリアレイ部はビット線対に接続され、センスアンプ部の両外側に設けられる。 - 特許庁

SEMICONDUCTOR MEMORY CELL AND MEMORY ARRAY USING BREAKDOWN PHENOMENA IN ULTRA-THIN DIELECTRIC例文帳に追加

超薄膜誘電体のブレークダウン現象を利用した半導体メモリセルセル及びメモリアレイ - 特許庁

A nonvolatile memory array, provided with a plurality of FeGFET device, is formed.例文帳に追加

複数のＦｅＧＦＥＴデバイスを備える不揮発性メモリアレイを形成することができる。 - 特許庁

A regular memory cell MC and a dummy cell DMC are arranged continuously in a memory array 10.例文帳に追加

正規メモリセルＭＣおよびダミーセルＤＭＣは、メモリアレイ１０に連続的に配置される。 - 特許庁

CONTROLLING CIRCUITRY AND MEMORY ARRAY RELATIVE HEIGHT IN PHASE CHANGE MEMORY FEOL PROCESS FLOW例文帳に追加

相変化メモリのＦＥＯＬプロセスフローにおける回路及びメモリアレイの相対的高さの制御 - 特許庁

To prevent a reading failure caused by sneak current in a cross point memory array.例文帳に追加

クロスポイントメモリアレイにおける、回り込み電流に起因する読み取り障害を防止する。 - 特許庁

The write data with the detected error is accordingly not written into a memory array 100.例文帳に追加

この結果、誤りが検出された書き込みデータはメモリアレイ１００に書き込まれない。 - 特許庁

An memory array 10 is divided into a plurality of memory cell blocks 50 with m rows and n columns.例文帳に追加

メモリアレイ１０は、ｍ行×ｎ列の複数のメモリセルブロック５０に分割される。 - 特許庁

The main body memory cell array 101 has a capacity larger than that of the ROM memory array 104.例文帳に追加

本体メモリセルアレイ１０１はＲＯＭメモリセルアレイ１０４より大きい容量を有する。 - 特許庁

To provide an etching method capable of improving the manufacturing yield of a memory array.例文帳に追加

メモリアレイの製造歩留りを向上させることの可能なエッチング方法を提供する。 - 特許庁

METHOD FOR REDUCING ELECTRIC POWER OF DYNAMIC RANDOM ACCESS MEMORY ARRAY, AND INTEGRATED CIRCUIT DEVICE例文帳に追加

ダイナミックランダムアクセスメモリアレイの電力を低減するための方法および集積回路装置 - 特許庁

The memory array including a magnetic storage element is coated with a dielectric layer, and a ferromagnetic body is arranged inside of this dielectric layer so as to surround a side direction parallel to a wafer surface of the memory array.例文帳に追加

磁気記憶素子を含むメモリアレイを誘電体層で被覆し、この誘電体層の内部に、メモリアレイのウェハ表面に平行な側面方向を囲むように強磁性体を配置する。 - 特許庁

Blocking features for a plurality of trenches 124 in a memory array is patterned by using a mask forming a plurality of straight strips passing through each memory array in a line writing direction.例文帳に追加

メモリアレイにおける複数のトレンチ１２４のためのブロッキングフィーチャは、行方向において各々メモリアレイを通る複数のまっすぐなストリップを構成するマスクを用いてパターニングされる。 - 特許庁

Consequently, the pitch of signal wiring laid out over a memory array 10 is relaxed, and the MTJ memory cells can be arranged efficiently, thereby achieving high integration of the memory array 10.例文帳に追加

この結果、メモリアレイ１０全体に配置される信号配線ピッチを緩和して、ＭＴＪメモリセルを効率的に配置できるので、メモリアレイ１０を高集積化することができる。 - 特許庁

Next, entry of an address of movement origin of the memory array is read out, held in a read-out data holding circuit, and the held entry of an address of the movement address is written in the address of movement destination of the memory array.例文帳に追加

次に、メモリアレイの移動元アドレスのエントリを読み出して、読み出しデータ保持回路に保持し、保持された移動元アドレスのエントリをメモリアレイの移動先アドレスに書き込む。 - 特許庁

In this nonvolatile semiconductor memory, a memory array which includes memory mats 10 to 60 is arranged into a U-shaped form and a logic circuit 92 and an analog circuit 91 are arranged in a space area where the memory array is not arranged.例文帳に追加

メモリマット１０〜６０を含むメモリアレイをコの字型に配置し、メモリアレイが配置されていない空き領域にロジック回路９２およびアナログ回路９１を配置している。 - 特許庁

As a result, since a signal wiring pitch arranged in the entire memory array 10 is relaxed and the MTJ memory cells are arranged efficiently, the memory array 10 can be highly integrated.例文帳に追加

この結果、メモリアレイ１０全体に配置される信号配線ピッチを緩和して、ＭＴＪメモリセルを効率的に配置できるので、メモリアレイ１０を高集積化することができる。 - 特許庁

When a memory address to access the first memory array 1 is inputted, the defective memory address of the memory area containing the memory of the access target is read from the second memory array 1.例文帳に追加

第１のメモリアレイ１にアクセスするためのメモリアドレスが入力されると、そのアクセス対象のメモリが含まれるメモリ領域の欠陥メモリアドレスが第２のメモリアレイ１から読み出される。 - 特許庁

An address selection circuit selects a static type memory cell in the memory array and a signal transmission path between the memory array and the data I/O circuit.例文帳に追加

アドレス選択回路は、上記メモリアレイにおける上記スタティック型メモリセルの選択及び上記メモリアレイと上記データ入出力回路との間の信号伝達経路の選択を行う。 - 特許庁

The memory device detects when the memory array changes from its standby mode to its active mode and then increases the rate of the refresh signal when the memory array changes from its standby mode to its active mode.例文帳に追加

メモリデバイスは、メモリアレイが待機モードからアクティブモードにいつ変化するのかを検出し、メモリアレイが待機モードからアクティブモードに変化する場合は、リフレッシュ信号の速度を上げる。 - 特許庁

Data are outputted at a rate of double of read-out operation of a memory array by reading out simultaneously data of two units from a memory array, time-dividing them for each unit, and outputting them.例文帳に追加

メモリアレイから２単位のデータを一度に読み出しこれらを１単位ずつ時分割して出力することで、上記メモリアレイの読出し動作の２倍のレートでデータ出力を行う。 - 特許庁

Also, the threshold is set so that the sum of the number of data to be written in the memory array 11 during the maximum value of a standby time and the number of data stored in the memory array 11 when the output value of the subtractor 6 exceeds the threshold does not exceed the maximum number of data to be stored in the memory array 11.例文帳に追加

また、待ち時間の最大値の間にメモリアレイ１１に書き込まれるデータ数と、減算器６の出力値がしきい値を超えたときのメモリアレイ１１に格納されているデータ数との和が、メモリアレイ１１に格納できる最大のデータ数を超えないようにしきい値を設定する。 - 特許庁

A memory array for storing data, a data pad for supplying data taken out from the memory array by a read operation as an output of the memory device, parallel read data paths each connected between the memory array and the data pad, and a mode selector for selecting one of the parallel read data paths so as to supply the data taken out from the memory array to the data pad, are provided.例文帳に追加

データを記憶するメモリアレイと、読み出し操作においてメモリアレイから取り出されたデータを、メモリ装置の出力として供給するデータパッドと、メモリアレイとデータパッドとの間にそれぞれ接続された並列読み出しデータ経路と、メモリアレイから取り出されたデータをデータパッドへ供給するために、並列読み出しデータ経路のひとつを選択するモードセレクターとを備えている。 - 特許庁

METHOD FOR BACKING WIRING IN BACKED TWINMONONS MEMORY ARRAY, AND SELECTION METHOD例文帳に追加

裏打ちＴＷＩＮＭＯＮＯＳメモリアレイにおける配線の裏打ち方法および選択方法 - 特許庁

To control circuitry and memory array relative height in a phase change memory FEOL process flow.例文帳に追加

相変化メモリのＦＥＯＬプロセスフローにおいて回路及びメモリアレイの相対的高さを制御する。 - 特許庁

The bird's beak is wet-etched until the upper surface of the semiconductor substrate 46 of the memory array portion 42 is exposed.例文帳に追加

メモリアレイ部４２の半導体基板４６の上面が露出するまでウエットエッチングを行なう。 - 特許庁

To provide a method and an apparatus for providing customizable error correction for a memory array.例文帳に追加

メモリアレイのカスタマイズ可能な誤り訂正を提供するための方法と装置を提供する。 - 特許庁

SEMICONDUCTOR MEMORY ARRAY OF FLOATING GATE MEMORY CELLS EQUIPPED WITH EMBEDDED FLOATING GATE AND MOUNTAIN-SHAPED CHANNEL REGION例文帳に追加

埋込型浮動ゲートと山形チャネル領域を備えた浮動ゲート式メモリセルの半導体メモリアレイ - 特許庁

INTEGRATED CIRCUIT DEVICE, METHOD FOR SUPPLYING DATA, AND METHOD FOR WRITING DATA IN MEMORY ARRAY例文帳に追加

集積回路装置、データを供給するための方法およびメモリアレイにデータを書込むための方法 - 特許庁

Respective memory array regions 150 are provided with a plurality of bit lines and a plurality of ground lines.例文帳に追加

それぞれのメモリアレイ領域１５０は、複数ビットライン及び複数の接地線とを備える。 - 特許庁