「いづらい」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

コア基体部１０は、扁平状であって、向かい合う第１及び第２の主面１３、１４を有している。例文帳に追加

The core substrate 10 includes first and second main faces 13 and 14 that are flat and opposite to each other. - 特許庁

フラットケーブル挿通孔１１は、コア基体部１０の内部を、第１及び第２の主面１３と平行する方向に貫通している。例文帳に追加

The flat cable insertion through-hole 11 penetrates the inside of the core substrate 10 in a direction parallel to the first and second main faces 13. - 特許庁

そして、この鏡面状態とされた基材１１，２１の一主面１１ａ，２１ａ上に金属磁性薄膜１２，２２が成膜されるようにする。例文帳に追加

Them, metallic magnetic thin films 12 and 22 are formed on the mirror-finished main surfaces 11a and 21a of the base materials 11 and 21. - 特許庁

樹脂層２２は第１凹部２１内に位置し、第１凹部２１よりも小径かつ少なくとも主面１２側にて開口する第２凹部２３を有する。例文帳に追加

The resin layer 22 has a second recess 23 positioned in the first recess 21, having a smaller diameter than the first recess 21 and opened at the side of at least the principal surface 12. - 特許庁

磁性基板１４は、樹脂層１５介して焼結体１３の第１の主面１３ａに接着されている。例文帳に追加

The magnetic substrate 14 is adhered to the first main surface 13a of the sintered compact 13 via a resin layer 15. - 特許庁

そして、シリコン基板１１０は、空洞部１１１の第１主面１１０ｂ側の１開口縁１１１ｂｆと第２主面１１０ｃ側の第２開口縁１１１ｃとが、沿面方向の同じ位置ＥＭ１に重なる形態とされている。例文帳に追加

Then, the silicon substrate 110 is configured so that a first opening edge 111bf in the side of a first principal surface 110b of the cavity 111 and a second opening edge 111c in the side of a second principal surface 110c overlaps each other on the same position EM 1 in the creepage surface direction. - 特許庁

第２の窒化ガリウム系半導体層１９は、第１の窒化ガリウム系半導体層１７の主面１７ａの全体を覆う。例文帳に追加

A second gallium nitride-based semiconductor layer 19 covers the whole major surface 17a of the first gallium nitride-based semiconductor layer 17. - 特許庁

弾性表面波素子１は、基板１０、及びその主面１０ａ上に形成されたインタディジタル電極（ＩＤＴ）１２を備えている。例文帳に追加

The surface acoustic wave element 1 is provided with: a substrate 10; and interdigital electrodes (IDT) 12 formed on a principal side 10a of the substrate 10. - 特許庁

大気極２，４および電極３，５は、それぞれ、固体電界質基板１の一主面１Ａおよび反対面１Ｂに形成される。例文帳に追加

The atmospheric poles 2, 4 and the electrodes 3, 5 are formed on one main surface 1A and the opposite surface 1B of the solid electrolyte substrate 1 respectively. - 特許庁

半導体基板１１の主面１１１上に、絶縁層１２、バリア層およびシード層を形成し、シード層上にバンプ２２を形成する。例文帳に追加

An insulating layer 12, a barrier layer, and a seed layer are formed on a principal surface 111 for a semiconductor substrate 11, and a bump 22 is formed on the seed layer. - 特許庁

１または複数の第２の熱可塑性樹脂層２０は、第１の熱可塑性樹脂層１０の第２の主面１０ｂ上に積層されている。例文帳に追加

One or the plurality of the second thermoplastic layers 20 are laminated on the second principal surface 10b of the first thermoplastic resin layer 10. - 特許庁

固定板２は、直線溝形成面２１と基板１の主面１１とが併せ面となるように基板１に固定されている。例文帳に追加

The fixing plate 2 is fixed to the substrate 1, with the surface 21 having straight grooves facing the principal face 11 of the substrate 1. - 特許庁

ガラス基板１１の主面１１ａの接合面１１ｄ上には、感圧ダイヤフラム１６ａを有するシリコン基板１６が接合されている。例文帳に追加

A silicon substrate 16 having a pressure-sensitive diaphragm 16a is bonded onto a bonding surface 11d of a main surface 11a of the glass substrate 11. - 特許庁

第２導電型半導体領域２９は主面１３ａの第１のエリア１４ａを囲む第２のエリア１４ｂに現れている。例文帳に追加

The second conductivity type semiconductor region 29 appears in a second area 14b surrounding the first area 14a of the major surface 13a. - 特許庁

そして、上記成長主面１０ａと接する半導体層が、ＩｎＧａＮ層１１（Ｉｎを含む窒化物半導体層）となっている。例文帳に追加

A semiconductor layer contacting with the major growth plane 10a is an InGaN layer 11 (nitride semiconductor layer containing In). - 特許庁

基板準備工程では、基板主面１２上のバンプ形成領域Ｒ１内にパッド２１が配置された基板１１を準備する。例文帳に追加

In the board preparing process, a board 11 with a pad 21 arranged in a bump forming region R1 on a board principal plane 12 is prepared. - 特許庁

基板準備工程では、基板主面１３上のバンプ形成領域Ｒ１内にパッド２１が配置された基板１１を準備する。例文帳に追加

In the substrate preparing step, the board 11 is prepared which has pads 21 arranged in bump formation regions R1 on a board principal surface 13. - 特許庁

基板１０には、少なくとも第１の主面１０ａに開口するマイクロ流路１４が形成されている。例文帳に追加

The substrate 10 is formed with a microflow passage 14 at least opening on the first major surface 10a. - 特許庁

保持部材１０４には溝１０８を跨ぐように基台１０２の主面１０６ｃ，１０６ｄに配置される規制部材１２６が設けられる。例文帳に追加

The holding member 104 has a restraining member 126 disposed on main surfaces 106c and 106d of the base 102 in such a way as astride the groove 108. - 特許庁

この主面１０ａ上には、すなわち凹部領域１１及びリブ１２上には、機能性膜１３が形成されている。例文帳に追加

The functional film 13 is formed on the principal surface 10a, that is, on the recessed area 11 and the ribs 12. - 特許庁

基板外周部２３は、補強材６１とともに第一主面１００ｐ側へ傾いた形状をなしている。例文帳に追加

The board periphery 23 takes a shape inclining toward the first main face 100p together with the reinforcing material 61. - 特許庁

ガラス基板１１の主面１１ａ側におけるキャビティ内には、突出部１１ｃが形成されている。例文帳に追加

In a cavity on the side of the principal plane 11a of the glass substrate 11, a projection part 11c is formed. - 特許庁

ガラス基板１１の主面１１ａ側におけるキャビティ内には、突出部１１ｃが形成されている。例文帳に追加

In a cavity on the side of the other principal surface 11a of the glass substrate 11, a projection part 11c is formed. - 特許庁

配線基板内蔵用キャパシタ１０１は、第２主面１０３側をコア基板１１側に向けた状態で積層部３１に内蔵される。例文帳に追加

The capacitor 101 is built in a stacked portion 31 in a state that the second main surface 103 side faces a core substrate 11 side. - 特許庁

基板１０には、少なくとも第１の主面１０ａに開口するマイクロ流路１４が形成されている。例文帳に追加

A micro-channel 14 opening to at least the first major surface 10a is formed on the substrate 10. - 特許庁

溝１３の始端１３ａはアール部１６に配置され、終端１３ｂは第１の主面１０ａの中央に配置されている。例文帳に追加

A starting end of the groove 13 is arranged at the round part, and a terminal end of the groove is arranged in the center of the first main surface. - 特許庁

接続電極１８ｃは、端子電極１４ａ〜１４ｄの第２の主面１２ｂに位置している端部と端子電極１６ａ〜１６ｄの第２の主面１２ｂに位置している端部との間を第３及び第４の側面１２ｅ，１２ｆの対向方向に伸びた形状を呈している。例文帳に追加

A connection electrode 18c is formed in a shape extended in the opposite direction of the third and fourth side faces 12e and 12f among ends positioned at the second main surface 12b of terminal electrodes 14a to 14d and the ends positioned at the second main surface 12b of the terminal electrodes 16a to 16d. - 特許庁

接続部２１は、第１の主面１１ａに接合されている部分と、第２の主面１１ｂに接合されている部分と、第１及び第２の側面１１ｃ、１１ｄ並びに第１の端面１１ｅのうちの少なくとも一部に接合されている部分とを有する。例文帳に追加

The connection part 21 has a part junctioned to the first main plane 11a, a part junctioned to the second main plane 11b, and a part joined to at least a part among the first and the second side planes 11c, 11d, and the first end plane 11e. - 特許庁

窒化ガリウム系半導体領域１５及び窒化ガリウム系半導体領域１９は、基板１３の主面１３ａ上に設けられる。例文帳に追加

A gallium nitride-based semiconductor region 15 and a gallium nitride-based semiconductor region 19 are provided on a principal surface 13a of a substrate 13. - 特許庁

ガードリング５は、半導体基板１の第二の主面１ｄ内に形成されており、アノード電極領域４を環状に取り囲んでいる。例文帳に追加

The guard rings 5 are formed in the second main face 1d of the semiconductor substrate 1, and they surround annularly the anode electrode region 4. - 特許庁

バリスタ１は、バリスタ素体１０と、バリスタ素体１０の主面１０ａ上に外部電極３０ａ，３０ｂと抵抗体６０とを備える。例文帳に追加

This varistor 1 has a varistor element body 10, external electrodes 30a and 30b and a resistor 60 on a main surface 10a of the varistor element body 10. - 特許庁

主半導体領域（１）の一方の主面（１１）上に表面安定化用のｐ型金属酸化物半導体層（７）が設けられている。例文帳に追加

A p-type metal oxide semiconductor layer (7) for surface stabilization is provided on the other main surface (11) of the main semiconductor area (1). - 特許庁

ｎ型クラッド層１２は、ＩＩＩ−Ｖ族化合物半導体基板の主面１１ａ上に形成される。例文帳に追加

The n-type cladding layer 12 is formed on the principal surface 11a of the group III-V compound semiconductor substrate. - 特許庁

フェライト部品は、フェライト焼結板Ｆ１と、フェライト焼結板の第１の主面１０を覆う第１の保護層とを備える。例文帳に追加

The ferrite component comprises a ferrite baked plate F1, and a first protection layer that covers a first main surface 10 of the ferrite baked plate. - 特許庁

光導波路群１２の、隣接する一対の光導波路同士を、波長フィルタ１３の主面１３Ａにおいて互いに結合させる。例文帳に追加

A couple of adjacent optical waveguides in the optical waveguide group 12 are coupled with each other on a main surface 13A of the wavelength filter 13. - 特許庁

半導体光素子１１では、第１導電型クラッド層１３がＧａＡｓ基板１５の主面１５ａ上に設けられる。例文帳に追加

In a semiconductor optical element 11, a first conductivity type clad layer 13 is provided on a principal surface 15a of a GaAs substrate 15. - 特許庁

パターン２３ａの各々は、主面１１ａに交差する方向に配置された第１のマスク層１３ａと、第２のマスク層１５ａとを含む。例文帳に追加

Respective patterns 23a include a first mask layer 13a and a second mask layer 15a deployed in the direction to intersect with the main face 11a. - 特許庁

チップ第２主面１０２上には、複数の第２端子電極１２１，１２２を包囲する第２主面側凸部１１９が突設される。例文帳に追加

And, on the secondary principal surface of the chip 102, the convex part of the secondary principal surface side 119 is provided in an extended condition surrounding the multiple secondary terminal electrodes 121 and 122. - 特許庁

第２の外部電極１４は、第１の主面１０ａ上の長さ方向Ｌの他方側端部に形成されている。例文帳に追加

The second external electrode 14 is formed at the other end in the length direction L on the first principal surface 10a. - 特許庁

次に、第２の領域３Ｂの主面１１ａ上に、第２活性層２３を含む第２半導体積層２４を形成する。例文帳に追加

Then, a second semiconductor laminate 24 including a second active layer 23 is formed on the principal surface 11a in the second region 3B. - 特許庁

配線基板１は、その主面１Ａに密集領域ＭＲを形成する第１接続端子３Ｐ及び第２接続端子３Ｇを備える。例文帳に追加

This wiring board 1 is provided with a first connecting terminal 3P and a second connecting terminal 3G forming a close area MR on a main face 1A. - 特許庁

外部コネクタ１４は、回路基板１３におけるホルダ１５とは反対側の主面１３ｆ上に配されている。例文帳に追加

The outside connector 14 is arranged on a main surface 13f of the circuit substrate 13 on a side opposite to the holder 15. - 特許庁

ガラス基板１１の主面１１ｂ上には、島状体１２の露出部分と電気的に接続するように接続電極１３が形成されている。例文帳に追加

A connection electrode 13 is formed on the principal surface 11b of the glass substrate 11 so that it is electrically connected to an exposed part of the island-shaped element 12. - 特許庁

各プラスチック成形品は、三角柱の形状を呈しかつ主面（１１，２１）を持ち、主面同士が互いに近接して配置される。例文帳に追加

Each plastic molded product is in a form of a triangular column and has principal planes (11, 21) with the principal planes disposed in proximity to each other. - 特許庁

ｐ型半導体領域１３の主面１３ａは該六方晶系III族窒化物のｃ軸（＜０００１＞軸）に対して傾斜した平面に沿って延在する。例文帳に追加

A principal plane 13a of a p-type semiconductor region 13 extends along a plane inclined to a (c) axis (<0001> axis) of hexagonal group III nitride. - 特許庁