「割り込み信号」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

外部割り込み発生回路１０〜１３より外部割り込み信号１００〜１３０が発生すると、割り込み回路１内の割り込み制御回路３０は、割り込み制御回路３０内の割り込み状況をラッチ回路２０〜２３に保持し、中央プロセッサ４０に対して割り込み信号３００を出力する。例文帳に追加

When outside interrupting signals 100-130 are generated from outside interruption generating circuits 10-13, an interruption control circuit 30 in an interrupting circuit 1 holds the interrupting situation in the interruption control circuit 30 in latch circuits 20-23, and outputs an interrupting signal 300 to a central processor 40. - 特許庁

これに対応して、割り込み制御部３６は、割り込み信号を、割り込み信号線２４および２５を介して、バスシステム１１に送信する。例文帳に追加

The interruption control part 35 transmits interruption signals to a bus system 11 through interruption signal lines 24 and 25. - 特許庁

本割り込みコントローラ１０は、割り込み要因保持部４０と、割り込みマスク値を保持する割り込みマスク保持部３０と、割り込み信号と割り込みベクタを生成する回路５０、６０と、割り込み要因値のリセットを行うリセット回路８０、８２とを含む。例文帳に追加

The interrupt controller 10 includes an interrupt cause holding part 40; an interrupt mask holding part 30 that holds interrupt mask values; circuits 50, 60 that generate interrupt signals and vectors; and reset circuits 80, 82 that reset interrupt cause values. - 特許庁

これに伴って、割り込み信号Ｔ_１，Ｔ_２もクリアされる。例文帳に追加

Accordingly, the interrupt signals T_1, T_2 are also cleared. - 特許庁

Ｉ／Ｏブリッジ回路及び割り込み信号制御方法例文帳に追加

I/O BRIDGE CIRCUIT AND INTERRUPT SIGNAL CONTROL METHOD - 特許庁

マルチプロセッサシステム及び割り込み信号送信方法例文帳に追加

MULTIPROCESSOR SYSTEM AND INTERRUPT SIGNAL TRANSMISSION METHOD - 特許庁

制御装置及び割り込み信号発生方法例文帳に追加

CONTROL UNIT AND INTERRUPT SIGNAL GENERATION METHOD - 特許庁

この時、割り込みコントローラ４は、ＣＰＵ２に対して割り込み要求信号ＩＲＱを出力する。例文帳に追加

At this time, an interruption controller 4 outputs an interruption request signal IRQ to the CPU 2. - 特許庁

その変化を割り込み生成回路によって検出し、ＣＰＵに対して割り込み信号を発生する。例文帳に追加

The change is detected by the interrupt generation circuit, and the interrupt signal is generated to the CPU. - 特許庁

これと共に、割り込み出力制御部１５は、割り込み信号をデータバス６に出力する。例文帳に追加

An interrupt output control part 15 outputs an interrupt signal to a data bus 6. - 特許庁

マスク不可割り込み発生部４は、アドレス101を検出したとき、マスク不可割り込み信号104を発生する。例文帳に追加

A non-maskable interrupt generation part 4 generates a non-maskable interrupt signal 104 when detecting the address 101. - 特許庁

中央プロッセッサの割り込み入力信号以上の割り込み発生回路を接続可能とする。例文帳に追加

To connect interruption generating circuits for generating interrupting signals more than the interruption input signal of a central processor. - 特許庁

その変化を割り込み生成回路によって検出し、ＣＰＵに対して割り込み信号を発生する。例文帳に追加

The change is detected by the interrupt generation circuit, and an interrupt signal is generated to the CPU. - 特許庁

前記割り込み要因保持部４０は、所定の割り込み要因信号を受け取ると、第１の割り込み要因及び第２の割り込み要因の割り込み要因値として保持する。例文帳に追加

On receiving predetermined interrupt cause signals, the interrupt cause holding part 40 holds them as the interrupt cause values of first and second interrupt causes. - 特許庁

ポーリング処理装置は、割り込み処理を行うＣＰＵ１０とＲＯＭ１１と割り込み信号を検知する割り込み検知部１３とを備える。例文帳に追加

The polling processor has a CPU 10 which performs the interruption processing, a ROM 11 and an interruption detection part 13 which detects an interruption signal. - 特許庁

割り込みグループ設定レジスタ１５４は、割り込み要因制御モジュール１０５に入力する割り込み信号ＩＮＴのグループ番号を保持する。例文帳に追加

An interrupt group setting register 154 holds a group number of an interrupt signal INT input into the interrupt factor control module 105. - 特許庁

情報処理装置は、割り込みコントローラへの割り込み要因の入力とともに、当該割り込みコントローラへのクロック信号を送信する。例文帳に追加

This information processing apparatus inputs an interruption factor to an interruption controller and transmits a clock signal to the interruption controller. - 特許庁

割り込み制御回路５は、受け取った割り込みデータをレジスタ１５に格納し、割り込み要求信号の優先度判定を行う。例文帳に追加

The interruption control circuit 5 stores the received interruption data into a register 15, and determines the priority of the interruption request signal. - 特許庁

ある割り込み要因（例えばＩＮＴ３）が発生した時、割り込み制御部１２１は、割り込み信号ＩＮＴを発生する。例文帳に追加

When a certain interrupt factor (for example, INT3) is generated, an interrupt control part 121 generates an interrupt signal INT. - 特許庁

そして、放送信号を検出した場合に割り込み信号を発生し、放送信号が検出できなかったときには割り込み信号を発生しない。例文帳に追加

Then, the circuit 80 generates an interrupt signal when it detects the broadcast signal, and does not generate the interrupt signal, when it can not detect the broadcast signal. - 特許庁

ソフトウェア割り込みカウンタ６，ハードウェア割り込みカウンタ７の値がゼロでないときに、ＣＰＵ１に対するソフトウェア割り込み要求信号１４，ハードウェア割り込み要求信号１５はアサートされる。例文帳に追加

When values of the software interrupt counter 6 and the hardware interrupt counter 7 are not zero, a hardware interrupt request signal 14 and a hardware interrupt request signal 15 to the CPU 1 are asserted. - 特許庁

また、割り込み制御回路は、割り込みマスクが行われているときは、帰還されたクロック停止信号により、割り込みマスク信号の割り込みマスク指示を変更して、システムクロックの停止の指示を解除する。例文帳に追加

When the interrupt masking is performed, the interrupt control circuit changes an interrupt masking instruction of the interrupt masking signals by the fed-back clock stop signal, and releases an instruction of the stop of the system clock. - 特許庁

リアルタイム処理装置は、割り込み信号の種類に基づく割り込み処理を行うＣＰＵ１０とＲＯＭ１１と割り込み信号を検知する割り込み検知部１３とを備える。例文帳に追加

The real-time processor is provided with a CPU 10 for performing interrupt processing based on the kind of an interrupt signal, a ROM 11 and an interrupt detection unit 13 for detecting the interrupt signal. - 特許庁

割り込み要求信号を入力したときに割り込み信号ＩＮＴを発生しＣＰＵ１に送出する割り込み制御部５の前段に、割り込み要求制御部７を設ける。例文帳に追加

An interruption request control part 7 is provided at the previous stage of an interruption control part 5 for generating an interruption signal INT and transmitting it to a CPU 1 when receiving an interruption signal. - 特許庁

前記リセット回路は、第１のリセット信号を受けると、前記第１の割り込み要因及び第２の割り込み要因のリセットを行い、第１の割り込み要因と第２の割り込み要因のうち優先順位の高い方の割り込み要因に対応した割り込みマスク値を反転させる処理を行う回路を含む。例文帳に追加

On receiving a first reset signal, the reset circuits reset the first and second interrupt causes, and include a circuit that implements a process to reverse the interrupt mask value matching the interrupt cause of the higher priority between the first and second interrupt causes. - 特許庁

割り込み制御装置１は、１以上のデバイスからの割り込み信号を受け付ける割り込み受付部１１と、割り込み受付部１１において受け付けた割り込み信号に対するマスク解除のための信号を、デバイス毎に設定された遅延量だけ遅延させる遅延部１６と、を有する。例文帳に追加

An interruption control device 1 includes: an interruption acceptance part 11 for accepting an interruption signal from one or more devices; and a delay part 16 for delaying a signal for mask release to the interruption signal accepted by an interruption acceptance part 11 only by delay quantity set for every device. - 特許庁

割り込みコントローラ（ＩＮＴＣＴＲ）は、装置Ａ，Ｂ，Ｃからの割り込み信号を逐次受け付けて、割り込みリクエスト信号（ＩＲＱ）と割り込み発生装置情報（ＩＮＴＳＥＬ）とを出力し、受諾信号（ＩＲＱＡＣＫ）を待って次の割り込みの受け付けを開始する。例文帳に追加

An interrupt controller INTCTR successively accepts interrupt signals from devices A, B, and C, and outputs an interrupt request signal IRQ and interrupt generating device information INTSEL, and starts the acceptance of the next interrupt by waiting for an acceptance signal IRQACK. - 特許庁

割り込みカウンタ（４１０）は、ＣＰＵ（１００）への割り込みの要求を示す割り込み信号（ＩＮＴ）に応答して出力される割り込みを受け付けたことを示す割り込み開始信号（ＩＲＳ）に基づいてカウント値をインクリメントし、割り込みに対応する処理が終了したことを示す割り込み終了信号に基づいてカウント値をデクリメントする。例文帳に追加

The interrupt counter (410) increments a count value based on an interrupt start signal (IRS) which is outputted in response to an interrupt signal (INT) indicative of an interrupt request to the CPU (100) and which indicates that the interrupt has been accepted, and decrements the count value based on an interruption end signal which indicates that processing corresponding to the interrupt has completed. - 特許庁

複数ビットを備えた割り込みフラグによって入力される割り込み要因の中から、検出したい割り込み要因を予め設定する割り込みフラグパターン設定部１１と、前記入力される割り込み要因と前記予め設定した割り込み要因とを比較し、一致した際に、優先順位判定回路１０に対して割り込み検出信号を出力する割り込みフラグ検出部１２とを設ける。例文帳に追加

This interrupt controller is provided with: an interrupt flag pattern setting part 11 presetting an interrupt factor to be desired to be detected from the interrupt factors inputted by an interrupt flag having a plurality of bits; and an interrupt flag detection part 12 comparing the inputted interrupt factor with the preset interrupt factor, and outputting an interrupt detection signal to a priority order decision circuit 10 in the case of accordance. - 特許庁

ＣＰＵに対する割り込み処理において、１本の割り込み信号に対して、複数の割り込み要因でアサートする場合、ソフトウエアの割り込みフラグクリアの異常処理を検出し、正常処理に復帰する。例文帳に追加

To detect the abnormal processing of interrupt flag clearing by software and recover normal processing when asserting a single interrupt signal with a plurality of interrupt factors in CPU interrupt handling. - 特許庁

外部機器からの割り込み要求に対し、予め各割り込み処理装置に設定されているスロット番号と調停信号の値とが一致したときに、ただ１つの割り込み処理装置のみが割り込みを受け付け可能とする。例文帳に追加

When the slot number preliminarily set on each interrupt handling device coincides with the value of arbitration signals, only one interrupt handling device is allowed to accept the interrupt. - 特許庁

割り込みイベントが発生すると、任意の周辺モジュールからは、割り込み要求信号，および割り込みデータが割り込み制御回路５に出力される。例文帳に追加

An interruption request signal and an interruption data are output from the optional peripheral module to an interruption control circuit 5, when an interrupt event occurs. - 特許庁

ＣＰＵ２は、割り込み要求を受け付けると、入力された割り込み要求信号に基づいて、該当する割り込み処理関数をＲＯＭ３から読み出し、割り込みデータの処理を実行する。例文帳に追加

The CPU 2 reads out a corresponding interrupt processing function from a ROM 3, based on the input interrupt request signal, when receiving the interruption request, and executes the processing of the interruption data. - 特許庁

割り込みプログラムメイン１１４は、書き換え時に用いる割り込みプログラム１１２と制御時に用いる割り込みプログラム１１６とを起動させる共通のトリガ信号に対応した割り込みベクタによって起動される。例文帳に追加

An interruption program main 114 is started by an interruption vector matching the common trigger signal starting the interruption program 112 used in the rewriting time and that 116 used in the controlling time. - 特許庁

割り込み受付部３０は、割り込み要求を受け付けると、ＣＰＵ１２へＩＲＱ信号２６を出力すると共に、割り込み要求を識別するための割り込み要因番号２８を第１のセレクタ３２へ出力する。例文帳に追加

An interruption acceptance part 30 outputs an IRQ signal 26 to a CPU 12 and outputs an interruption factor number 28 for specifying the interruption request to a first selector 32, when it receives the interruption request. - 特許庁

ＣＰＵへは割り込み発行タイミング信号にしたがってレジスタで保持した割り込み信号を送出する。例文帳に追加

The interrupt signal held in the register is transmitted to the CPU according to the interruption issue timing signal. - 特許庁

また、ＰＣＩバスの割り込み監視信号線をＮ本設け、各カメラモジュールから出力される割り込み信号を接続する。例文帳に追加

Furthermore, N sets of interrupt monitor signal wires for the PCI bus are provided and connected to interrupt signals outputted from each camera module. - 特許庁

複数の前記割り込み要求信号用出力ポートが前記割り込み要求信号用入力ポートにワイヤードＯＲ接続される。例文帳に追加

The plurality of output ports for the interruption request signal are wired OR connected to the input port for the interruption request signal. - 特許庁

また、情報処理装置は、ＤＳＰへの割り込み信号がマスク対象である場合に、割り込みコントローラへのクロック信号の送信を停止する。例文帳に追加

When an interrupting signal to a DSP (Digital Signal Processor) is the mask target, the information processing apparatus stops the transmission of the clock signal to the interruption controller. - 特許庁

用紙先端センサ３に接続された割り込み信号ポート６と、Ｉ／Ｏポート９を併用して割り込み信号を検出する。例文帳に追加

An interruption signal port 6 connected to a paper edge sensor 3 and an I/O port 9 are used together for detecting the interruption signal. - 特許庁

このＳＭＩ信号に応答して、割り込みハンドラが起動される。例文帳に追加

In response to this SMI signal, an interrupt handler is actuated. - 特許庁

ＣＰＵ２０１は、この割り込み信号２１７に基づいて、所定の処理を行う。例文帳に追加

The CPU 201 performs predetermined processing based on the interrupt signal 217. - 特許庁

ゲート手段２５−１A〜２５−３Aは、複数の信号Ｓ２３−１１〜Ｓ２３−１３中の割り込みレベルが最も高い割り込み信号のみを割り込み信号Ｓ２６としてCPU６０へ出力する。例文帳に追加

Gate means 25-1A to 25-3A output only the highest level of interruption signal, out of the plurality of interruption signals S23-11 to S23-13 to the CPU 60 as the interruption signal S26. - 特許庁

音声入力装置よりの音声信号レベルが一定の閾値以上となったときに割り込み信号を発生し、制御処理部に対して割り込み信号を出力する割り込み発生機能部を設けたものである。例文帳に追加

An interruption generation function part is arranged which generates an interruption signal to output it to a control processing part at the time when the level of a voice signal from a voice input device exceeds a certain threshold. - 特許庁

割り込み信号２１７の生成条件を満たしている場合に、割り込み信号生成ブロック２０８は、割り込み信号２１７を生成してＣＰＵ２０１に出力する。例文帳に追加

When it is decided that the generation conditions of the interrupt signal 217 are satisfied, an interrupt signal generation block 208 generates an interrupt signal 217, and outputs it to a CPU 201. - 特許庁