「割り込み信号」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

キャッシュロード制御部１２３は、割り込み信号ＩＮＴの発生を検出すると、発生した割り込み信号に対応する割り込み要因に関連付けられたアドレスを用いて、キャッシュ制御部１２２にロード要求を発行する。例文帳に追加

When detecting the generation of the interrupt signal INT, a cache load control part 123 issues a load request to a cache control part 122 by using an address associated with the interrupt factor corresponding to the generated interrupt signal. - 特許庁

ＤＣコントローラ回路が、ゼロクロス検出回路からのオン信号からオフ信号への変化時にＣＰＵに対してゼロクロス検出割り込みをかけ、ＣＰＵ７１はゼロクロス検出割り込み時に割り込み回数をカウントする。例文帳に追加

A D.C. controller circuit applies a zero-cross detection interrupt to a CPU when an on-signal from a zero-cross circuit is changed over to an off-signal, and the CPU 71 counts up the number of interrupts in each zero-cross detection interrupt. - 特許庁

これにより、論理部２８_１ から割り込み信号ＩＮＴ０が出力され、割り込みモニタレジスタ２７の０ｂｉｔが’１’セットされて論理和回路２９から、割り込み要求信号ＩＮＴＯＵＴが出力される。例文帳に追加

A logic part 28_1 then outputs an interrupt signal INT0 to set a 0-bit of an interrupt monitor register 27 to '1', whereby an OR circuit 29 outputs an interrupt request signal INTOUT. - 特許庁

割り込みコントローラ６５０は、Ｉ／Ｏ装置それぞれからの割り込み出力信号６２９，６３９の発生に応じて、プロセッサ６１０に対して割り込み出力信号６５９を発生する。例文帳に追加

The controller 650 generates an interrupt output signal 659 toward a processor 610, according to generation of the interrupt output signal 629 and 639. - 特許庁

Ｉ／Ｏ装置それぞれからの割り込み出力信号６２９，６３９は、割り込みコントローラ６５０に入力される。例文帳に追加

Interrupt output signal 629 and 639 respectively from each I/O devices are input into an interrupt controller 650. - 特許庁

情報処理装置が割り込み信号を受けてから割り込み処理を実際に開始するまでの待ち時間の短縮化を図る。例文帳に追加

To reduce waiting time of an information processor from receiving an interrupt signal till actually starting interruption service. - 特許庁

データ転送やデータ処理を制御するCPUを有する制御部において、割り込み信号の取りこぼしや同一割り込みの二重処理などを防止する。例文帳に追加

To prevent failure in receiving an interrupt signal, duplicate processing of the same interrupt, etc. in a control section having a CPU which controls data transfer and data processing. - 特許庁

割り込み制御回路１０５は、ネットワークプロセッサ１０３から割り込み信号を受け取った際に、ホストプロセッサ１０８を起動させる。例文帳に追加

An interruption control circuit 105 when receiving the interruption signal from the network processor 103 actuates the host processor 108. - 特許庁

信号割り込みルーチンは、再びコントロールを得ると、コントロールを割り込みポイントにおいてプログラムに戻す。例文帳に追加

The signal interruption routine, when obtaining the control again, returns the control to the program in the interruption point. - 特許庁

すると、割り込みコントローラ１１内の論理積回路１１ｃにより、ＣＰＵ５へ割り込み要求信号が出力されるのが禁止される。例文帳に追加

An AND circuit 11c in the interrupt controller 11 then prohibits an interrupt request signal to be output to the CPU 5. - 特許庁

ノイズ等が発生しても、ホストＣＰＵに与える割り込み信号を確実に発生させる割り込み発生回路を提供する。例文帳に追加

To provide an interruption generating circuit generating an interruption signal fed to a host CPU accurately even if a noise is generated. - 特許庁

本発明のフラッシュメモリでは、割り込み入力端子［Ａ］に外部入力された割り込み信号を検知する。例文帳に追加

In a flash memory, an interruption signal externally inputted to an interruption input terminal A is detected. - 特許庁

割り込みレベルの低い割り込み要求信号が長時間待たされて適切に受け付けられない状況を回避する。例文帳に追加

To avoid such a state that an interruption request signal of low interruption level is made to wait for a long time, and is not received appropriately. - 特許庁

割り当ては、各割り込み番号信号に対して割り当てた割り込みの回数がなるべく均一になるように行われる。例文帳に追加

The allocation is so performed that the frequencies of allocation will be as uniform as possible for the respective interruption number signals. - 特許庁

そして、モデル５０にバス接続されるＣＰＵバスモデル１０５でモデル５０からの割り込み信号を受信した場合、割り込み期待フラグ１０６がアサートされていれば期待通りの割り込みであることを認識し、意図通りの割り込み信号を受信したことを検証者に報知する。例文帳に追加

When a CPU bus model 105 connected to the model 50 by a bus receives an interrupt signal from the model 50, an interrupt is recognized to be as expected if the interrupt anticipation flag 106 is asserted, and a verifier is informed that the expected interrupt signal has been received. - 特許庁

また、第２割り込み要求信号Ｙが割り込み入力回路２８に供給されると、割り込み制御レジスタ２９は論理値「０」がセットされて論理値「１」の割り込み信号ＩＲＰＴを出力し、これより基準電圧出力回路３０は動作を停止する。例文帳に追加

When a 2nd interrupt request signal Y is fed to an interrupt input circuit 28, a logical '0' is set to the interruption control register 29, which outputs an interrupt signal IRPT of a logical '1' and the reference voltage output circuit 30 receiving the signal stops its operation. - 特許庁

ベースバンド部１４のタイマ２８は、受信中にノイズの影響を受けたくない区間（受信データ取込み区間）になると、割り込み信号を割り込み制御部１６に発信し、割り込み制御部１６は、その割り込み信号をＣＰＵ１５に出力する。例文帳に追加

In reaching a section (reception data introduction section) intended to avoid the influence of noise during reception, the timer 28 of the baseband part 14 transmits an interrupt signal to an interrupt control part 16, and the interrupt control part 16 outputs its interrupt signal to the CPU 15. - 特許庁

半導体集積回路（１０）は、ＣＰＵ（１２）と、シリアル通信データ信号及び外部割り込み信号に共通の入力端子（１１）と、ＣＰＵ（１２）にシリアル受信割り込み又は外部割り込みを通知する割り込み通知部（１５）とを備えている。例文帳に追加

This semiconductor integrated circuit (10) includes: a CPU (12); an input terminal (11) which is common to a serial communication data signal and an external interruption signal; and an interruption notification part (15) for notifying the CPU (12) of serial reception interruption or external interruption. - 特許庁

同一レベルの複数の割り込み要因からなる割り込み信号において、多重割り込みが発生した場合、設定可能な所定時間割り込み信号をディセーブル状態にした後イネーブル状態とすることでエッジを発生させるよう構成する。例文帳に追加

When multiple interruptions are generated in an interruption signal consisting of two or more interruption factors having the same levels, the interruption is turned to a disabled state for prescribed time allowed to be set up and then returned to an enabled state to generate an edge. - 特許庁

CPU６０により割り込み処理が終了するとそれぞれクリアされる複数の割り込み要因信号Ｓ１０が、デコーダ２３−１に入力されると、このデコーダ２３−１は、優先順位を表す割り込みレベル毎に割り込み信号Ｓ２３−１１〜Ｓ２３−１３をそれぞれ出力する。例文帳に追加

A decoder 23-1 outputs respectively interruption signals S23-11 to S23-13 in every of interruption levels expressing a priority order, when a plurality of interruption factor signals S10 is input into the decoder 23-1 to be cleared respectively after interruption processing is finished by a CPU 60. - 特許庁

導通したときに発生する押圧信号（割込信号）が、ＣＰＵに割り込みをかけて出力される。例文帳に追加

A depression signal (interruption signal) generated by the mutual conduction is outputted by interrupting a CPU. - 特許庁

割り込み信号ポートに入力される信号のうち、ノイズと割り込み信号を識別して処理する信号識別回路において、電圧レベルの高いノイズが混入しても、確実に真の割り込み信号と識別して、電子機器の誤動作を回避する。例文帳に追加

To surely distinguish a true interruption signal from noise with a high voltage level for preventing erroneous operation on an electronic apparatus in a signal identification circuit making a discrimination between an interruption signal and the noise among signals inputted to an interruption signal port for carrying out processing. - 特許庁

割り込み制御回路は、スタンバイ状態において、外部割り込み要求信号（ＩＲＱ１，ＩＲＱ２）によって割り込み要求があり、対応する割り込みマスク信号（ＩＲＱ１Ｅ，ＩＲＱ２Ｅ）による割り込みマスクが行われていないときは、システム制御回路から出力され、システムクロックを停止させるクロック停止信号（ＯＳＣＳＴＰ）を反転させる。例文帳に追加

The interrupt control circuit inverts a clock stop signal (OSCSTP) outputted from the system control circuit, stopping the system clock when interrupt requirement is given by external interrupt requirement signals (IRQ1, IRQ2) in a standby state and when interrupt masking by corresponding interrupt masking signals (IRQ1E, IRQ2E) is not performed. - 特許庁

出力を要求された複数の割り込み信号のうち最も優先度の高いものを特定して出力する割り込みコントローラからの割り込み信号に対応した処理を実行するＣＰＵが、ＯＳの提供するプログラムを実行することで、タスクレベル処理の実行の要求を受けたことに基づいて、割り込みコントローラに当該タスクレベル処理に対応した割り込み信号を出力するよう要求する。例文帳に追加

The CPU executing the processing corresponding to an interruption signal from an interruption controller specifying and outputting the signal of highest priority from the plurality of interruption signal of which the output is requested, executes a program provided by OS, to request the output of the interruption signal corresponding to task level processing to the interruption controller on the basis of the reception of the request for execution of the task level processing. - 特許庁

複数の割り込み信号を多重してＣＰＵコアに通知する多重割り込み処理装置において、リアルタイム性を損なわずにＣＰＵコアに割り込み処理を実行させること。例文帳に追加

To make a CPU core execute interrupt processing without damaging real time property in a multiple interrupt processor for multiplexing a plurality of interrupt signals, and for notifying the CUP core. - 特許庁

システムの処理速度および精度を低下させることなく、複数の割り込み要因に基づいて、ＣＰＵの一つの割り込み入力端子に対して入力する割り込み信号を発生する。例文帳に追加

To generate an interrupt signal to be input to one interrupt input terminal of a CPU based on a plurality of interrupt factors without deteriorating the processing speed or precision of the system. - 特許庁

割り込み要因の到着から割り込み信号を生成するまでの遅延期間を増大させることなく、小さい回路規模で割り込み調停を実現すること。例文帳に追加

To realize interruption mediation by a small circuit scale without increasing a delay period from the arrival of an interruption factor to the generation of interruption signals. - 特許庁

並列に配置された複数のＤＳＰ１〜４に割り込み発生回路８から位相差時間（ｔ）および割り込み間隔（Ｔ）の割り込み信号１０を入力する。例文帳に追加

An interrupting signal 10 of a phase difference time (t) and an interrupting interval (T) are inputted from an interruption generating circuit 8 to plural DSPs 1-4 arranged in parallel. - 特許庁

次に、情報処理装置の立ち上げ処理時に、前記カウントした割り込み回数に基づき、各割り込み番号信号に対して、各入出力パッケージ４−１〜４−ｎから発生する割り込みの割り当てを行う。例文帳に追加

Then, when the information processor is started up, the interruptions initiated by the input/output packages 4-1 to 4-n are assigned to respective interruption number signals according to the counted frequencies of interruption initiation. - 特許庁

割り込み部は、割り込み要求信号を入力された場合に、キャリッジの左右方向への不必要な移動に基づく割り込み処理を実行する（ステップＳ１９〜Ｓ２２）。例文帳に追加

When the interrupt requesting signal is input, an interrupt part executes the interrupt processing based on an unnecessary movement in the right and left direction of the carriage (Step S19-S22). - 特許庁

続いて、割り込み制御回路５は、判定結果を割り込み要求信号として専用配線１７を介して、レジスタ１５の割り込みデータを専用バス１６を介してそれぞれＣＰＵ２に転送する。例文帳に追加

Subsequently, the interrupt control circuit 5 transfers a determination result as the interruption request signal via a dedicated wire 17 and the interruption data of the register 15 via a dedicated bus 16 respectively to the CPU 2. - 特許庁

また、情報処理装置は、割り込みコントローラへ入力される割り込み要因がマスク対象である場合に、当該割り込みコントローラへのクロック信号の送信を停止する。例文帳に追加

When the interruption factor input to the interruption controller is a mask target, the information processing apparatus stops the transmission of the clock signal to the interruption controller. - 特許庁

ＤＳＰコアは、割り込み信号の入力が有った場合、内部クロックＩ＿Ｃｌｋ_2 またはＩ＿Ｃｌｋ_3 に従って動作しつつ、割り込み処理ルーチン４２または４３を実行して、割り込み処理を行う。例文帳に追加

When the interruption signal is inputted, the DSP core performs an interruption processing by executing an interruption processing routine 42 or 43 as being operated according to the internal clock I-Clk2 or I-Clk3. - 特許庁

テスト実行回路４８０は割り込み制御回路４５０へテスト実行要求を送出し、割り込み制御回路４５０はＣＰＵ２０へ割り込み信号を送出する。例文帳に追加

The circuit 480 transmits a test execution request to an interruption control circuit 450, and the circuit 450 transmits an interruption signal to a CPU 20. - 特許庁

割り込み要求制御回路１８は、内部のカウンタによって、この駆動トリガ４２を計数し、所定数（例えば、８回）に達したら、ＣＰＵ７に外部割り込みとしての割り込み要求信号１８ａを発する。例文帳に追加

The interruption request control circuit 18 counts the drive triggers 42 through an inner counter and delivers an interruption request signal 18a for interrupting the CPU 7 externally when a specified count, e.g. 8, is reached. - 特許庁

ソフトウエアデバッグ支援装置１は、CPUの内部状態を保持する１以上のレジスタのデータに基づいて、所定の割り込み信号を発生させる割り込み発生条件が設定されるRAM２３と、１以上のレジスタのデータを監視し、その監視するデータが、割り込み発生条件を満たすときに、所定の割り込み信号をCPUに出力する割り込み発生部１１と、を有する。例文帳に追加

This software debug support device 1 is provided with an RAM 23 for setting interruption generation conditions for generating a predetermined interruption signal based on the data of one or more registers for holding the internal state of the CPU and an interruption generation part 11 for monitoring the data of one or more registers, and for outputting the predetermined interruption signal to the CPU when the monitored data satisfy the interruption generation conditions. - 特許庁

ＣＰＵは割り込み要求信号用入力ポート及びタイミング参照信号用出力ポートを備え、Ｉ／Ｏ装置はタイミング参照信号用入力ポート及び割り込み要求信号用出力ポートを備える。例文帳に追加

The CPU includes an input port for an interruption request signal and an output port for a timing reference signal, and the I/O device includes an input port for the timing reference signal and an output port for the interruption request signal. - 特許庁

本発明は、通信端末装置１の制御部６が、通信部３に割り込み要求信号を送信させ、割り込み要求信号を受信した別の通信端末装置から、割り込み信号の許可を示す信号を受信したとき、割り込み要求信号を送信したスロットの一部の区間で通信部３にパケット通信を行わせることを特徴とする。例文帳に追加

A control section 6 of a communication terminal device 1 causes a communication section 3 to transmit an interruption request signal, and when receiving a signal indicating the permission of an interruption signal from the other communication terminal device which has received the interruption request signal, the control section 6 causes the communication section 3 to perform packet communication in a partial interval of a slot which has transmitted the interruption request signal. - 特許庁

前記Ｉ／Ｏ装置は、前記ＣＰＵに対して割り込み要求を行う場合、前記タイミング参照信号を利用して、前記Ｉ／Ｏ装置各々個別に事前に割り当てられるタイミング区間において、前記割り込み要求信号用出力ポートから出力する割り込み要求信号をアクティブ状態にする。例文帳に追加

When requesting the interruption to the CPU, the I/O device utilizes the timing reference signal and turns the interruption request signal to be outputted from the output port for the interruption request signal to an active state in a timing section allocated individually beforehand to each I/O device. - 特許庁

クロックトリガ・ジェネレータ回路を割り込み禁止にするためにバイパス信号INFが送られる。例文帳に追加

A bypass signal INF is sent for prohibiting interruption of the clock trigger generator circuit. - 特許庁

シリアルバスからの割り込み信号を利用したインクジェット記録装置および記録装置の制御方法例文帳に追加

INK JET RECORDER UTILIZING INTERRUPTION SIGNAL FROM SERIAL BUS AND ITS CONTROLLING METHOD - 特許庁

マイコン１５０は、割り込み発生時においてその時々の回転角度信号の位相を判定する。例文帳に追加

The microcomputer 150 determines a phase of the rotating angle signal in every generation of interruption. - 特許庁

割り込み機能を有しかつ省消費電力なデジタル信号処理回路を提供することである。例文帳に追加

To provide a digital signal processing circuit with an interrupting function and with saved power consumption. - 特許庁

遠隔割り込み信号の処理方法、システムおよびネットワークインターフェースシステム例文帳に追加

METHOD AND SYSTEM FOR PROCESSING REMOTE INTERRUPT SIGNAL, AND NETWORK INTERFACE SYSTEM - 特許庁

動作タイミング生成部２４は、逆拡散処理の動作タイミング割り込み信号を出力する。例文帳に追加

An operation timing generaion portion 24 outputs an operation timing interruption signal of despread processing. - 特許庁