「回路内試験」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

電圧監視回路および電圧監視回路が内蔵されたＩＣ試験装置例文帳に追加

VOLTAGE MONITORING CIRCUIT AND IC TESTING DEVICE WITH VOLTAGE MONITORING CIRCUIT BUILT THEREIN - 特許庁

トラック・ホールド回路を内蔵した集積回路及び試験方法例文帳に追加

INTEGRATED CIRCUIT INCORPORATING TRACK HOLD CIRCUIT AND TESTING METHOD - 特許庁

ＤＬＬ回路を内蔵する集積回路装置及びその試験方法例文帳に追加

INTEGRATED CIRCUIT DEVICE HAVING BUILT-IN DLL CIRCUIT, AND ITS TESTING PROCESS - 特許庁

フラッシュＥＥＰＲＯＭ内蔵マイクロコンピュータの試験回路及びその試験方法例文帳に追加

TEST CIRCUIT FOR MICROCOMPUTER HAVING BUILT-IN FLASH EEPROM, AND ITS TEST METHOD - 特許庁

試験室内の回路基板への結露を防止する環境試験装置及び環境試験方法を提供する。例文帳に追加

To provide an apparatus and a method for testing an environment which prevents condensation on a circuit board in a testing chamber. - 特許庁

パターン選択回路は、第１試験モード時に、パターン発生回路から出力される内部試験パターンを選択し、第２試験モード時に、試験端子を介して供給される外部試験パターンを選択し、選択した試験パターンをメモリチップに出力する。例文帳に追加

A pattern select circuit selects an internal test pattern output from the pattern generating circuit in a first test mode, and selects an external test pattern supplied through a test terminal in a second test mode to output the selected test pattern to the memory chip. - 特許庁

半導体集積回路は、内部試験回路により電気的試験が行われる複数の第１パッドと、外部の試験装置により電気的試験が行われる複数の第２パッドとを有する。例文帳に追加

A semiconductor integrated circuit has a plurality of first pads for which an internal test circuit conducts an electric test and a plurality of second pads for which an external test device conducts an electric test. - 特許庁

モータ制御回路および内視鏡操作部耐久試験装置例文帳に追加

MOTOR CONTROL CIRCUIT AND DURABILITY TEST DEVICE FOR ENDOSCOPE OPERATION PART - 特許庁

プリント配線板の内層回路評価用試験片及びその作成方法例文帳に追加

TEST PIECE FOR EVALUATING INNER LAYER CIRCUIT OF PRINTED WIRING BOARD, AND ITS MANUFACTURING METHOD - 特許庁

小さな回路規模で複雑な論理処理を試験できる機能試験用の回路を内蔵したＩＣを提供する。例文帳に追加

To provide an integrated circuit(IC) incorporating a functional test circuit capable of testing a complicated logical process with a small circuit scale. - 特許庁

内部クロック信号発生回路、位相比較器、および内部クロック信号発生回路の試験方法例文帳に追加

INTERNAL CLOCK SIGNAL GENERATION CIRCUIT, PHASE COMPARATOR, AND METHOD FOR TESTING INTERNAL CLOCK SIGNAL GENERATION CIRCUIT - 特許庁

試験回路は、単一の自動試験システム内の複数のユニバーサルインタフェースチャネル回路２１０を用いて、電子回路又は装置を試験を行う。例文帳に追加

The test circuit tests the electric circuit or device by using a plurality of universal interface channel circuits 210 in a single automated test system. - 特許庁

内部クロック発生回路を備え、実動作試験が、安定して正確に行える集積回路の実現。例文帳に追加

To achieve an integrated circuit equipped with an internal clock generation circuit for stably and accurately executing an actual operation test. - 特許庁

複雑な回路を必要としないで、半導体集積回路の内部バス試験を効率よく実行することのできる内部バス試験装置及び内部バス試験方法を提供する。例文帳に追加

To provide a device and a method for testing an internal bus capable of effectively performing a test for the internal bus of a semiconductor integrated circuit without requiring a complicated circuit. - 特許庁

本発明は、メモリデバイス内に内蔵され、外部から試験活性化信号に応答して活性化する自己試験回路BISTである。例文帳に追加

This device is a self-test circuit BIST incorporated in a memory device, responding to an external test activating signal, and activated. - 特許庁

表示制御基板８０には表示試験回路１２０も搭載され、表示試験回路１２０は、Ｉ／Ｏポート等を内蔵した試験用のＣＰＵ１２１と、ＣＰＵ１２１が実行するプログラム等が格納されたＲＯＭ１２２を有する。例文帳に追加

A display control substrate 80 also carries a display test circuit 120, and the display test circuit 120 has a test CPU 121 loaded with an I/O port, etc., and a ROM 122 stored with a program, etc., executed by the CPU 121. - 特許庁

これによって、全点灯試験後の面取り時にその配線３２の一部を除去し、試験用パッド３１を内部回路４から分離させる。例文帳に追加

Thus, the chamfering to be conducted after the all lighting test eliminates a portion of the wiring 32 and the pads 31 are separated from the circuit 4. - 特許庁

よって半導体集積回路装置内部を、領域ごとに異なる電圧降下分布として試験ブロックＡの試験を行う事が可能となる。例文帳に追加

Accordingly, it becomes possible to test the test block A regionally under a different distribution in voltage drop of the regions inside the semiconductor integrated circuit device. - 特許庁

試験用電話機２０にレピータ装置の機能（６Ｗ／２Ｗ変換回路３２）が内蔵されているので、効率的な試験が可能となる。例文帳に追加

Since the function (6W/2W conversion circuit 32) of the repeater system is incorporated in the test telephone set 20, an efficient test is made possible. - 特許庁

制御装置７には「通常」／［テスト］の切替回路１３、試験用の模擬信号発生器などの試験装置７１が内蔵される。例文帳に追加

In the controller 7, a "normal"/"test" switching circuit 13 and a test apparatus 71 such as a simulation signal generator for a test are incorporated. - 特許庁

複数の機能の正常性試験を、単一の試験装置内で素子を共有化し、小規模な回路構成で実現可能な手段を提供する。例文帳に追加

To provide a single test equipment that can realize normality test of a plurality of functions with a small circuit scale where components are shared in common. - 特許庁

ロジックチップのパターン発生回路は、第１試験モード時に動作し、メモリチップ用の内部試験パターンを発生する。例文帳に追加

A pattern generating circuit of the logic chip is operated in a first test mode, to generate an internal test pattern for the memory chip. - 特許庁

被試験半導体１に送り込むための試験用波形を生成する試験用波形生成部３を有する半導体試験装置に、前記試験用波形生成部３が最終的な試験用波形を生成する過程の途中で生成する内部信号を取り出し、前記試験用波形生成部３の外部へ出力するテストログ回路６を設けた。例文帳に追加

The semiconductor testing apparatus which has the test waveform creating part 3 for creating the waveforms for the test to be fed to a semiconductor to be tested 1, is provided with a test log circuit 6 for extracting an internal signal created at a midpoint in a process in which the test waveform creating part 3 creates a final waveform for the test and outputting the internal signal to the outside of the test waveform creating part 3. - 特許庁

ノイズ試験装置は、被試験装置２に内蔵する直流電源２Ａを模擬した平滑部１３やフィルタ部１４をもつ構成にし、ノイズ試験には直流電源に置き換えて内部回路２Ｂに電源供給を行うことによって、直流電源に因る回路の耐ノイズ性能試験を行う。例文帳に追加

This noise testing device comprises a smoothing part 13 imitating a DC power source 2A built in a device to be tested 2 and a filter part 14, and performs the noise resisting performance test of the circuit resulted from the DC power source by substituting the DC power source to supply the power to an internal circuit 2B. - 特許庁

ＤＬＬ回路を内蔵する集積回路装置の内部動作に起因するＤＬＬ回路の特性をチェックできる試験方法及びかかる試験ができる集積回路装置を提供する。例文帳に追加

To provide a testing method capable of checking the characteristic of a DLL circuit resulting from an internal operation of an integrated circuit device having a built-in DLL circuit, and to provide an integrated circuit device allowing the test. - 特許庁

オンライン時に伝送装置内の導通試験回路を使用して導通試験を行った場合，オンライン中の伝送データの影響を受けて，正確な導通試験を行うことができなくなるのを克服する導通試験回路を提供する。例文帳に追加

To provide a continuity test circuit that overcomes the inability to perform an accurate conduction test due to transmission data during on-line when a continuity test is performed by using a continuity test circuit in a transmitting circuit in an on-line mode. - 特許庁

ＢＩＳＴ回路を内蔵した半導体集積回路を試験する場合に、そのＢＩＳＴ回路の存在を意識することなく半導体集積回路の試験を容易に行うことができるようにする。例文帳に追加

To facilitate test of semiconductor integrated circuits incorporating a BIST circuit without caring for the existence of the BIST circuit. - 特許庁

過熱検知回路内蔵の集積回路と温度上昇回避制御手段内蔵の集積回路及びそのバーンイン試験方法例文帳に追加

INTEGRATED CIRCUIT WITH BUILT-IN OVERHEAT DETECTING CIRCUIT, INTEGRATED CIRCUIT WITH BUILT-IN TEMPERATURE RISE AVOIDING/CONTROLLING MEANS, AND METHOD OF THEIR BURN-IN TEST - 特許庁

バーンイン試験を行う際に用いられる恒温層の炉内に異なるロットの半導体集積回路が配置されていても、作業者が各ロット毎の試験状況を容易に把握することができるとともに、試験に要する時間を更に短縮することができ、ひいては半導体集積回路の製造コストを低下させることができる半導体集積回路試験装置及び試験方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit testing device and a test method enabling an operator to easily grasp the test state of each lot even if a semiconductor integrated circuit of a different lot is arranged in a furnace of a thermostat used when performing a burn-in test, capable of shortening furthermore a time required for the test, and hereby capable of reducing a manufacturing cost of the semiconductor integrated circuit. - 特許庁

ＩＣ試験装置において内蔵されている回路を用いてタイミングキャリブレーションをすること。例文帳に追加

To conduct timing calibration using a built-in circuit, in an IC testing device. - 特許庁

第１及び第２アクセスポートは、試験回路内に介在するべく適合されている。例文帳に追加

The first and second access ports are made to adapt that should be interposed in a testing circuit. - 特許庁

自動試験装置内の保護対象回路構成に対してＥＳＤ保護を提供する。例文帳に追加

To provide a method and structure for protecting protected circuitry within automatic test equipment from electrostatic discharge (ESD). - 特許庁

上記回路はまた、上記内部容量ノードに結合された追加的な試験端子１３を有している。例文帳に追加

The circuit is also provided with an additional test terminal 13 coupled with the capacitive node. - 特許庁

回路内の信号伝播経路の遅延故障を適切に検出する試験装置を提供する。例文帳に追加

To provide a testing device for detecting properly a delay trouble in a signal propagation route within a circuit. - 特許庁

記憶素子は、内部回路を試験するとき直列接続されてテスト入力データが設定される。例文帳に追加

The storage cell is connected in series to allow test input data to be set when the internal circuit is tested. - 特許庁

全点灯試験用の専用パッドを備えた液晶パネル等のフラットパネルディスプレイを構成する基板において、全点灯試験後に試験用パッドが内部回路から切り離される構成とすること。例文帳に追加

To provide a constitution in which testing pads are separated from an internal circuit after an all lighting test is conducted for the substrate that constitutes a flat panel display of a liquid crystal panel or the like having dedicated pads for the test. - 特許庁

内層回路間の絶縁性評価試験において、絶縁劣化現象を、試験片を構造破壊せず、かつ経時的に、明瞭に観察できる試験片及びその作成方法を提供する。例文帳に追加

To provide a test piece and its manufacturing method which enables insulation deterioration to be clearly observed in time, without destroying the test piece structure in an insulation evaluating test between inner layers. - 特許庁

本発明は、試験用の特別な回路を設けることなくマルチチップモジュール内蔵の汎用メモリを試験する試験方法を提供することを目的とする。例文帳に追加

To provide a test method for testing a general-purpose memory incorporated in a multi-chip module without preparing a special circuit for the testing. - 特許庁

配電盤の耐電圧試験及び電気回路検証試験（シーケンス試験）を行う時に配電盤内のブロック端子台に結線装置を取り付ける。例文帳に追加

When a withstand voltage test and an electrical circuit verification test (sequence test) of a distribution panel are carried out, a wire connection device is attached on a block terminal stand in the distribution panel. - 特許庁

試験再開指令６３が入力されると、試験中断時の目標値から試験が再開されるように、内部目標信号発生回路５ｂを制御するとともに、スイッチ５５を閉じる。例文帳に追加

When a test resuming order 63 is input, the internal target signal producing circuit 5b is controlled, and the switch 55 is closed so as to resume the test from the target value upon interruption of the test. - 特許庁

内部回路情報未公開の製造元提供回路と、顧客側設計回路とを搭載する半導体集積回路装置を対象とし、製造元提供回路と顧客側設計回路との間の接続試験を含めたスキャン試験と、製造元提供回路と顧客側設計回路との間の少なくとも一部分の遅延試験を行うことができるようにする。例文帳に追加

To enable the execution of a scan test including a test on connection between a manufacturer-offered circuit of which the information on the internal circuit is unpublished and a customer-designed circuit, and a delay test on at least a part between the manufacturer-offered circuit and the customer-designed circuit, for targeting a semiconductor integrated circuit device carrying these circuits. - 特許庁

試験プログラム記憶部２４は複数の試験項目を実現するプログラムを記憶し、条件設定部１０はロット内に含まれる複数の被試験回路に対して試験項目の少なくとも１つの省略を許可する許可情報を設定する。例文帳に追加

A test program storage part 24 stores a program realizing a plurality of test items, and a condition setting part 10 sets allowance information allowing omission of at least one test item to a plurality of tested circuits included in a lot. - 特許庁

電源供給支援装置１００では、試験対象回路１１０内の電源供給先としてあらかじめ分類されているグループ１〜４のうち、試験対象となる素子を含むグループを抽出することによって、マクロ試験時に正しい試験結果を得るために電源供給先を特定することができる。例文帳に追加

The power supply support device 100 allows a power supply destination to be determined in order to acquire correct test results in a macro test by extracting a group including elements to be tested from among groups 1 to 4 previously classified as power supply destinations in a circuit 110 to be tested. - 特許庁

本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。例文帳に追加

This electric channel self-inspection semiconductor testing system includes: a tester head; a plurality of parameter detection units; and a self-inspection controller, the tester head having a plurality of testing circuit boards inserted therein, the plurality of testing circuit boards being provided with a plurality of power channels, a plurality of I/O channels, and a plurality of drive channels. - 特許庁

半導体集積回路装置の製造元が顧客に提供した内部回路情報未公開の製造元提供回路と、顧客側が設計した顧客側設計回路とを搭載する半導体集積回路装置を対象とし、製造元提供回路と顧客側設計回路との間の接続試験を含めたスキャン試験及び遅延試験を可能とする。例文帳に追加

To achieve a scanning test and a delay test including the connection test between a manufacturer provided circuit and a client designed circuit, targeting a semiconductor integrated circuit device installed with the manufacturer provided circuit which is provided to the client by the manufacturer of a semiconductor integrated circuit device and for which the internal circuit information is undisclosed, and the client designed circuit which is designed by the client. - 特許庁