「回路整列」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

整列したナノ構造物を含む回路基板を提供する。例文帳に追加

To provide a circuit board including an aligned nanostructure. - 特許庁

整列したナノ構造物を含む回路基板例文帳に追加

CIRCUIT BOARD INCLUDING ALIGNED NANOSTRUCTURE - 特許庁

整列したナノ構造物を含む回路基板を提供する。例文帳に追加

To provide a circuit board including an aligned nanostructure. - 特許庁

半導体装置の探針整列確認回路及び探針整列確認方法が掲示される。例文帳に追加

The probe alignment confirmation circuit and the probe alignment confirmation method of the semiconductor device are disclosed. - 特許庁

特別な回路や制御を用いずに、非整列データの整列化を高速に行う。例文帳に追加

To align unaligned data at a high speed without using a special circuit or control. - 特許庁

半導体集積回路の自己整列コンタクト構造体形成方法例文帳に追加

METHOD OF FORMING SELF-ALIGNED CONTACT STRUCTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT - 特許庁

ジャスティフィケーション制御処理方法および回路ならびにデータ再整列方法および回路例文帳に追加

JUSTIFICATION CONTROL PROCESSING METHOD AND CIRCUIT AND DATA REALIGNING METHOD AND CIRCUIT - 特許庁

プリント回路用基板材の製造方法、それに用いる型枠及びワイヤ整列・積上げ装置例文帳に追加

MANUFACTURE OF BOARD MATERIAL FOR PRINTED CIRCUIT, FRAMEWORK USING METHOD THEREOF AND WIRE ALIGNING AND MOUNTING EQUIPMENT - 特許庁

実装材整列基板、実装装置、実装方法及び回路基板製造方法例文帳に追加

MOUNTING MATERIAL ARRANGEMENT SUBSTRATE, MOUNTING EQUIPMENT, MOUNTING METHOD AND PRODUCTION PROCESS OF CIRCUIT BOARD - 特許庁

テイル部は直角に曲げられ、ピン整列部材及び印刷回路基板内の孔を通って突出する。例文帳に追加

The tail section is bent at right angle and projects through holes in a pin aligning member and the printed circuit board. - 特許庁

カメラ用回路基板１には、その端面に接続端子部１１が整列して配置されている。例文帳に追加

A connection terminal section 11 is arranged in an array at the circuit board 1 for camera. - 特許庁

本発明は、高速動作が可能な半導体メモリ装置のデータ整列回路を提供する。例文帳に追加

To provide a data aligning circuit of a semiconductor memory device that can be operated speedily. - 特許庁

チャネルの追加的な消耗なしに、探針の整列状態を確認できる半導体装置の探針整列確認回路及び探針整列確認方法を提供する。例文帳に追加

To provide a probe alignment confirmation circuit of a semiconductor device for confirming the alignment state of a probe, without additional consumption of channels, and to provide a probe alignment confirmation method. - 特許庁

本発明の探針整列確認回路は、絶縁パートと伝導パートを備えるセンサーパッドと、探針の非整列状態での確認信号を発生する探針整列確認部及び探針整列確認部から伝送される確認信号を受信するためのノーマルパッドを備える。例文帳に追加

The probe alignment confirmation circuit comprises a sensor pad provided with an insulating part and a conduction part, a probe alignment confirming part for generating a confirmation signal in a non-alignment state of the probe, and a normal pad for receiving the confirmation signal transmitted from the probe alignment confirming part. - 特許庁

バイト整列回路の内部でデータ幅拡張回路の出力信号Ｅ［１：１６］からＥ［１：８］，Ｅ［２：９］，…，Ｅ［８：１５］のバイト信号に分けられている。例文帳に追加

A byte array control circuit 110 having received a detection signal outputs the output signal of the byte arraying circuit 20. - 特許庁

基板１００上には、複数の半導体集積回路１０１と、複数のＴＥＧ回路１０３とが整列して設けられる。例文帳に追加

A plurality of semiconductor integrated circuits 101 and a plurality of TEG circuits 103 are lined up on the board 100 of this semiconductor device. - 特許庁

第２プリント回路基板上のＬＥＤ（２８）は第１プリント回路基板の開口（２０）と整列させられる。例文帳に追加

The LEDs (28) of the second board (22) are aligned with the openings (20) of the first board (12). - 特許庁

前記回路要素は整列が解除されることによって空白が生じないように再配置され、表示装置には、その配置表示領域２０２に、整列解除された後の状態で回路要素が表示される。例文帳に追加

The circuit elements are rearranged so that any space is formed due to alignment release, and the circuit elements after alignment release are displayed in the arrangement display region 202. - 特許庁

従って、本発明の探針整列確認回路(DPAC)を適用する半導体装置は、従来とは違い、追加的な信号チャネルの消耗なしに、探針と半導体装置３００のパッドの間の非整列状態を確認できる。例文帳に追加

Thus, the semiconductor device that applies probe alignment confirmation circuit (DPAC) is different from conventional types and enables confirmation of the non-alignment state, between the probe and the pad of the semiconductor device 300. - 特許庁

例えば、列選択回路は列アドレスが４Ｎに整列される時列アドレスの列を選択し、列アドレスが４Ｎに整列されない時上位列アドレスの列を選択する。例文帳に追加

For example, the column selecting circuit selects the column of a column address when the column address is arranged to 4N, and selects the column of a high-order column address when the column address is not arranged to 4N. - 特許庁

端子配置ハウジング３４，１３４は、整列板４２，１４２と共に使用され、印刷回路基板組立体６，１０６から延びる雄型端子１２，１１２を整列させる。例文帳に追加

The terminal array housings 34, 134 are used together with alignment plates 42, 142 for aligning male terminals 12, 112 extending from printed circuit board assemblies 6, 106. - 特許庁

回転子の初期位置整列時の騷音を減らし、モータの起動時間を短縮できるスイッチドリラクタンスモータ（ＳＲＭ）の回転子位置整列方法及びその具現のためのＳＲＭ駆動回路を提供する。例文帳に追加

To provide a method for aligning rotors of a switched-reluctance motor(SRM) capable of reducing noise that occurs at an initial time of aligning the rotors and also reducing the startup time of the motor, and to provide a SRM driving circuit that materializes the method. - 特許庁

この信号発生／検知回路は、タッチスクリーン横断的に第１の方向に整列配置された導体の信号を供給／検知し、タッチスクリーン横断的に第２の方向に整列配置された導体の信号を提供／検知する。例文帳に追加

The signal generation/detection circuit provides/detects signals of conductors arranged in a first direction across the touch screen, and also provides/detects signals of conductors arranged in a second direction across the touch screen. - 特許庁

押圧整列板３８に一体に設けられたエンコード板４５のスリットを二相出力型のフォトインタラプタ４６で検出し、Ｙ用カウンタ回路４７によってカウントすることで、押圧整列板３８の移動位置を特定する。例文帳に追加

A slit of an encode plate 45, which is provided integrally with the plate 38, is detected by a two-phase output type photointerrupter 46, and counted by a counter circuit 47 for Y, so that a movement position of the plate 38 can be identified. - 特許庁

選択された行に整列する画素から出力される画素信号は、行毎に出力回路４Ａ及び４Ｂに保持される。例文帳に追加

Pixel signals output from pixels arrayed in selected rows are held in output circuits 4A and 4B per row. - 特許庁

増加されたアラインメントマージンを有する自己整列コンタクトパッドを具備した集積回路デバイス及びその製造方法例文帳に追加

INTEGRATED CIRCUIT DEVICE PROVIDED WITH SELF-ALIGNMENT CONTACT PAD HAVING INCREASED ALIGNMENT MARGIN AND MANUFACTURING METHOD THEREFOR - 特許庁

遅延回路が、ハブによるフレーム整列の制御を可能にし、種々のノード−ハブ間のケーブル長により生ずるサイクル遅延を補償する。例文帳に追加

To enable a delay circuit to control frame alignment using a hub and to compensate for cycle delay caused by various node-hub cable lengths. - 特許庁

また、Ｘ線グリッド整列回路を含む検出器アセンブリ、及びＸ線グリッドを検出器に結合する方法も提供される。例文帳に追加

A detector assembly including the X-ray grid alignment circuit and a method of coupling the X-ray grid to the detector are also provided. - 特許庁

本発明は、面積効率及び設計容易性を向上させる半導体メモリ装置のデータ整列回路及び方法を提供する。例文帳に追加

To provide a data alignment circuit of a semiconductor memory device, which increases area efficiency and ease of design; and to provide a method thereof. - 特許庁

磁気ディスク媒体等のサーボパターンのような円弧状の整列ピットを、より簡単な回路によって実現できる。例文帳に追加

Thus, arrayed pits in a circular arc such as a servo pattern of a magnetic disk medium or the like can be obtained by a simple circuit. - 特許庁

遅延回路が、ハブによるフレーム整列の制御を可能にし、種々のノード−ハブ間のケーブル長により生ずるサイクル遅延を補償する。例文帳に追加

To compensate for a cycle delay developed by cable length between various nodes and hubs by a delay circuit by allowing control of frame alignment by means of the hubs. - 特許庁

プリント回路基板の表面に実装される電気コネクタであって、テール整列具を備えた新規で且つ改良された電気コネクタを提供する。例文帳に追加

To provide a new, improved electric connector having a tail alignment fixture in the electric connector to be mounted on the surface of a printed circuit board. - 特許庁

列選択回路は列アドレスが４Ｎ（Ｎは１又はそれより大きい常数）に整列されたかの可否により列を可変的に選択する。例文帳に追加

The column selecting circuit selects variably a column depending on whether a column address is arranged to 4N (N: constant of 1 or more) or not. - 特許庁

遅延回路が、ハブによるフレーム整列の制御を可能にし、種々のノード−ハブ間のケーブル長により生ずるサイクル遅延を補償する。例文帳に追加

To compensate for a cycle delay caused by a cable length between various nodes and hubs by a delay circuit by allowing the control of frame alignment by means of the hubs. - 特許庁

積層セラミックキャパシタの回路基板実装構造、方法及び回路基板のランドパターン、積層セラミックキャパシタの包装体並びに整列方法例文帳に追加

CIRCUIT BOARD MOUNT STRUCTURE AND METHOD FOR MULTILAYER CERAMIC CAPACITOR, LAND PATTERN OF CIRCUIT BOARD, AND PACKAGE AND ALIGNMENT METHOD FOR MULTILAYER CERAMIC CAPACITOR - 特許庁

発光ダイオード９は、プリント回路基板８に整列して固定され、プリント回路基板８が導光体１５，１６に位置決めされて固定される。例文帳に追加

The light emitting diodes 9 are aligned and fixed on a printed circuit board 8, and the printed circuit board 8 is positioned and fixed to the light guide body 15, 16. - 特許庁

トランスジューサセルの第２のセル（１０３ｄ）は、第２の回路セル（２２７ｄ）と重ならないように第２の回路セルの位置に対して垂直方向整列からオフセットされている。例文帳に追加

A second cell 103d of the transducer cells is offset from vertical alignment with respect to the position of a second circuit cell 227d so as to not overlie the second circuit cell 227d. - 特許庁

簡単な回路構成で回路規模、消費電力、レーテンシィの増大を招くことなく、同期パターンのビットずれに対応してパラレルデータの整列を可能にする。例文帳に追加

To align parallel data in accordance with bit shift of a synchronizing pattern, in simple circuit configuration, without increasing a circuit scale, power consumption and latency. - 特許庁

受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。例文帳に追加

In an alignment synchronous circuit included in a receiving device, alignment marker detection circuits 110-0 to 110-(n-1) detect an alignment marker included in a line 0 to a line (n-1). - 特許庁

回路基板の搬送方向に沿って整列配置した複数台の実装機のうちの任意の実装機に回路基板の検査対象部位をカメラで撮像して検査する機能を搭載できるようにする。例文帳に追加

To allow an arbitrary packaging machine among a plurality of packaging machines arrayed along the transportation direction of circuit boards to have an inspection function by photographing a portion of a circuit board to be inspected with a camera. - 特許庁

本発明は、バイト単位の並列データに対してフレーム同期を得るためにバイト整列及びフレーム同期回路に対して次のような回路を設けた。例文帳に追加

A byte arraying circuit 20 generates data by bytes from the output signal of a data width expanding circuit and an A1A1 pattern detecting circuit 119, an A2A2 pattern detecting circuit 129, and a successive pattern detecting circuit 150 performs A1A1 pattern detection. - 特許庁

インプリンティングモールドの凸状回路パターンを絶縁基板に圧入して対応する凹状パターンを絶縁基板に形成する際、これら部材の整列を容易化できる印刷回路基板の製造方法を提供する。例文帳に追加

To provide a method of manufacturing a printed-circuit substrate which can easily make line-up of members when a protruded circuit pattern of imprinting mold is pressed into the insulating substrate to form a corresponding recessed pattern. - 特許庁

この光パワー分割器は、一つのチップに平面光波回路素子の構造を備えて所定の間隔で離隔配置された少なくとも２以上の光スプリッタと、この多数の光スプリッタの入力光導波路及び出力光導波路の整列のための整列導波路と、を備えてなる。例文帳に追加

The optical power splitter device is equipped with: at least two optical splitters which are apart from one anothe at specified intervals while having a structure of a planar lightwave circuit element in a single chip; and an alignment waveguide for aligning input optical waveguides and output optical waveguides of many optical splitters. - 特許庁

基板上に取り付けられている導電性トレースを有し、かつ、各回路が信号を生成するようになっている複数の回路と、前記回路の少なくとも２つを互いに連結して整列する各基板内の手段とによって構成されているＭＲコイルアレイ。例文帳に追加

An MR coil array is composed of a plurality of circuits having a conductive trace mounted on a substrate, each of the circuits adapted to generate a signal; and means in each substrate for attaching and aligning at least two of the circuits to one another. - 特許庁

ディスク上の複数個のトラックを同時に読み込んだ並列のデータをＥＦＭ復調回路の手前でディスク上のアドレス順に一列に整列させることにより、ＥＦＭ復調回路、大容量のフレームバッファ回路等を節約でき、また、複数トラック分の読み取りデータを１つのＰＬＬ回路で位相合せを行なうことによりＰＬＬ回路を節約することができる。例文帳に追加

An EFM demodulation circuit, a frame buffer circuit of large capacity, and the like can be reduced, by arranging parallel data read out simultaneously from plural tracks on a disk in order of address on a disk and in line before the EMF demodulation circuit, also PLL circuits can be reduced by performing phase adjustment of read-out data of plural tracks by one PLL circuit. - 特許庁