「回路整列」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

放電灯４１〜４ｎのそれぞれは、整列して配置され、電極の一方に、インバータ回路１１から出力される第１の交流電圧Ｖ１が供給され、電極の他方に、インバータ回路１１から出力される第２の交流電圧Ｖ２が供給される。例文帳に追加

Each of discharge lamps 41-4n is aligned with one another, to one side of an electrode, a first alternating voltage V1 output from an inverter circuit 11 is supplied, and to the other of the electrode, a second alternating voltage V2 output from the inverter circuit 11 is supplied. - 特許庁

回路を連結して整列する手段は、その他の基板内の対応する穴または開口と一致するように設計されている、基板内に形成されている穴または開口であることが好ましい。例文帳に追加

The means for attaching and aligning the circuits are holes or openings formed in the substrates, designed to mate with corresponding holes or openings in the other substrates. - 特許庁

配列回路は、各ドライブにおいて、Ｍバイトずつの（Ｎ＋Ｐ）個の断片が、データの記録方向に沿って整列して保存されるように、Ｍバイトずつの断片を配列する。例文帳に追加

The array circuit arrays the fragments of M bytes each so that the (N+P) pieces of fragments of M bytes each may be aligned along the data recording direction to be stored in each drive. - 特許庁

第２に、スレーブ接着器上で、これらの情報の全てが自動的に回復されて、そしてスレーブ回路からの整列参照イメージに関する入力データとコンピュータにより比較される。例文帳に追加

Secondly, all these information are automatically recovered on a slave bonder and are compared with the input data on the alignment reference images from a slave circuit by a computer. - 特許庁

フレームバッファ１２８に記憶された画像データはＣＰＵ１２９によって所定順序に整列された後、入力信号Ｓｉとしてラッチ回路１１０に順次出力される。例文帳に追加

Image data stored in a frame buffer 128 are area in a prescribed sequence by a CPU 129, and successively outputted to a latch circuit 110 as input signals Si. - 特許庁

エッチングプロセスなしに、内層パネル中の回路配線および埋め込まれる部品の整列を可能にする印刷配線板用の内層パネルの提供。例文帳に追加

To provide an internal panel for a printed circuit board capable of aligning a circuit wiring in the internal layer and embedded parts without an etching process. - 特許庁

絶縁フィルム及び金属層の所定の領域にホールを形成することによって、表示装置の製造工程におけるパネルの電極及び駆動回路との整列が容易な軟性フィルムを提供する。例文帳に追加

To provide a flexible film which facilitates alignment with an electrode of a panel and a driving circuit in manufacturing process of a display device by forming holes in prescribed regions of an insulating film and a metal layer. - 特許庁

転写の整列誤差を最小化し、光導波路の断面に最適化された反射防止膜を備えるハイブリッド光集積回路用基板の製造方法を提供する。例文帳に追加

To minimize alignment error of transcription and to realize a manufacturing method of a substrate for a hybrid optical integrated circuit provided with an antireflection film which is optimized to a cross section of an optical waveguide. - 特許庁

トランスジューサセルの第１のセル（１０３ａ）は、面のうちの１つに対して直交する方向で、回路セルの第１のセル（２２７ａ）と垂直方向に整列して、これとの接続を有する。例文帳に追加

A first cell 103a of the transducer cells is vertically aligned, in a direction orthogonal to one of the planes, with a first circuit cell 227a of the circuit cells and having a connection thereto. - 特許庁

ワイヤーハーネス１９は、ヒンジユニット１３とメイン回路基板１６との間でケーブルが整列された状態でシート２７にラミネートされたラミネート部２８を有する。例文帳に追加

The wire harness 19 includes a laminated portion 28 which is laminated on a sheet 27 in the state where cables are aligned between the hinge unit 13 and the main circuit board 16. - 特許庁

データの並び替えを効率よく、かつ、回路規模の増大を抑えるように構成したＳＩＭＤ型マイクロプロセッサおよびＳＩＭＤ型マイクロプロセッサのデータ整列方法を提供する。例文帳に追加

To provide an SIMD type microprocessor configured such that the rearrangement of data is efficiently performed and the increase of a circuit scale is suppressed, and a data alignment method of the SIMD type microprocessor. - 特許庁

コリメータ１１は、磁石７からの磁力線が第１および第２の整列基板４，５、チューブ３を通る磁気回路によって、貫通ガイド孔４ａ，５ａの内側壁に押し付けられ、磁力により保持される。例文帳に追加

The collimators 11 are pressed to the inside walls of the penetration guide holes 4a and 5a by a magnetic circuit where magnetic lines of force from the magnet 7 pass through the first and second alignment substrates 4 and 5 and tubes 3, and are hold by magnetic force. - 特許庁

ヒートシンク２４の背面には、印刷回路基盤１２上の相当する機能構造部と連結して相互に整列し得る１つ以上のリブ又はトラフを形成し得る。例文帳に追加

The backside of the heat sink 24 may be formed with one or more ribs or troughs that may couple with corresponding functional structures on the circuit board 12 thereby mutually aligning. - 特許庁

直列に接続された複数の抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４からなる抵抗回路を形成し、これら抵抗の各接続点に、単一の平面上に整列された複数のシフト位置接点２，３，４を接続する。例文帳に追加

A resistance circuit composed of a plurality of resistances R1, R2, R3, R4 connected in series is formed, and a plurality of shift position contacts 2, 3, 4 arranged on a single plane are connected at respective connecting points of these resistances. - 特許庁

本発明は、回路パターンの配索自由度の向上、整列される端子の位置精度の向上及びコネクタ装着の作業性の向上を図る電気接続ユニット及び電気接続箱を提供する。例文帳に追加

To provide an electric connection unit and an electric connection box capable of improving the degree of cabling of a circuit pattern, the positional accuracy of terminals to be disposed, and the workability of connector mounting. - 特許庁

ベース絶縁層、導体パターン４およびカバー絶縁層を備える製造途中の複数の回路付サスペンション基板１が整列配置される金属支持基板１５を用意する。例文帳に追加

A metal supporting board 15 is prepared, on which a plurality of circuit-equipped suspension boards 1 under manufacturing, each having a base insulating layer, a conductor pattern 4 and a cover insulating layer, are disposed in arrangement. - 特許庁

このソート順に、セルフループを構成しない各ＦＦについて、非スキャン化すると仮定したときに集積回路がｎ重整列構造になるか否かの判定を行い、スキャン化するか否かを決定する（ＳＡ５〜ＳＡ８）。例文帳に追加

When it is assumed that the respective FF not composing of the self-loop are not scanned in this sort order, it is discriminated whether the integrated circuit is made into n-times arranged structure or not and it is determined whether or not the FF are to be scanned (SA5-SA8). - 特許庁

印刷回路基板４２の第１面は、半導体チップ３４の第２非活性面に貼付けられ、第２導電性パッドは、前記半導体チップの貫通孔と整列される。例文帳に追加

A first surface of a printed-circuit board 42 is stuck to the second inactive surface of the semiconductor chip 34 and a second conductive pad is aligned with the through hole of the semiconductor chip. - 特許庁

回路パターン形成の時、基板を整列させて順次加圧によってインプリントを行って容易に基板と離形することができ、大面積基板で使用可能であるインプリント装置、システム及び方法を提供する。例文帳に追加

To provide an imprint apparatus, at the time of circuit pattern formation, which can imprint and easily release a substrate by aligning the substrate and the sequential pressurization, and which can be used for the large area substrate, and to provide a system and a method. - 特許庁

下方組立体は上方組立体に向かって延びる案内ピンを有し、案内ピンの構成と適合する整列孔を有する回路板を下方組立体に取付けることができるようにする。例文帳に追加

The lower assembly has guide pins extending toward the upper assembly allowing attachment of the circuit board having aligned holes compatible with a configuration of the guide pins to the lower assembly. - 特許庁

カルコゲナイドを含む相変化材料をベースにした自己整列した不揮発性メモリ構造は、集積回路上の非常に小さな区域と一緒に形成され得る。例文帳に追加

A self-aligned nonvolatile memory structure, having a base of a phase change material containing chalcogenide, is formed together with a very small area on an integrated circuit. - 特許庁

第１に、マスター接着器上で、マスター集積回路からボンドｘ−ｙ位置、整列参照ｘ−ｙ位置、及び整列参照イメージに関する入力データを収集して、そして参照イメージと接着位置との間の関係のネットワークを構築するためにこれらのデータを解析し、マスター・フアイル内にデータ及び関係を記憶する。例文帳に追加

First, a bond x-y position, an alignment reference x-y position and input data on alignment reference image are collected from a master integrated circuit on a master bonder, and these data are analyzed for constructing a network having a relation between the reference image and a bonding position, and the data and relation are stored in a mater file. - 特許庁

本発明に係る実装材整列基板は、回路基板に実装する電子部品を載置可能であって、載置する電子部品が有する端子が貫通する複数の孔が形成された実装材整列板において、 該電子部品を載置する面であって、各該孔の周りに形成された第１のくぼみと、該電子部品を載置する面の反対の面であって、各該孔の周りにテーパ状に形成された第２のくぼみを有することを特徴とする。例文帳に追加

In the mounting material arrangement substrate capable of mounting an electronic component being mounted on a circuit board and having a plurality of holes for passing the terminals of the electronic component being mounted, a first recess is formed around each hole in the surface for mounting the electronic component, and a second tapered recess is formed around each hole in the surface opposite to the surface for mounting the electronic component. - 特許庁

液晶表示パネルの端子部上に搭載される半導体チップ１７の回路形成面の液晶表示パネル表示部側に整列配置される複数の出力側バンプ２１における整列方向の端部側の出力側バンプ１７が、中央側の出力側バンプ１７よりも表示部６の遠方側に位置するように配置されている。例文帳に追加

In a plurality of output side bumps 21 which are aligned and disposed on the side of a liquid crystal display panel display part on a circuit formed side of a semiconductor chip 17 packaged on a terminal of a liquid crystal display panel, an output side bump 17 on the terminal side of the aligning direction is disposed to be positioned away from a display part 6 rather than a central output side bump 17. - 特許庁

本発明に係る実装材整列板は、回路基板に実装する電子部品を載置可能であって、載置する電子部品が有する端子が貫通する複数の孔が形成された実装材整列板において、該電子部品を載置する面であって、各該孔の周りに形成されたくぼみと、該電子部品を載置する面の反対の面に形成された溝を有することを特徴とする。例文帳に追加

In the mounting material arrangement substrate capable of mounting an electronic component being mounted on a circuit board and having a plurality of holes for passing the terminals of the electronic component being mounted, a recess is formed around each hole in the surface for mounting the electronic component, and a trench is formed in the surface opposite to the surface for mounting the electronic component. - 特許庁

インクリボン１２の走行方向に直交する方向に沿って整列された複数の集積回路１８を備えたサーマルヘッド１７であって、互いに隣位する集積回路１８の間に、複数の集積回路１８上におけるインクリボン１２に対する接触面を平滑化可能とされた平滑化部材２４が配設されていること。例文帳に追加

In the thermal head 17 arranged with a plurality of integrated circuits 18 in the direction intersecting the traveling direction of an ink ribbon 12 perpendicularly, a member 24 capable of smoothing the contact face for the ink ribbon 12 on the plurality of integrated circuits 18 is arranged between adjacent integrated circuits 18. - 特許庁

半導体チップ上にソルダフィルを先に付着、または印刷回路基板上にソルダフィルを先に付着して一体型に作った状態で半導体チップ、ソルダフィル及び印刷回路基板がよく整列されるようにした後に、リフロー工程を通じて半導体チップと印刷回路基板が電気的に互いに連結されるようにすることを特徴とするフリップチップ搭載方法である。例文帳に追加

A flip chip is mounted by a method wherein the semiconductor chip, the solder fill and the printing circuit substrate are arrayed well under a condition that the solder fill is adhered onto the semiconductor chip previously or the solder fill is adhered onto the printing circuit substrate previously to make them integrated type and, thereafter, the semiconductor chip and the printing circuit substrate are connected mutually through a reflow process. - 特許庁

論理回路検証データ生成装置１は、論理回路の入出力のタイミングが指定された入出力タイミング指定データ２３に基づいて、入力された検証ポイントデータ２５から検証ポイントのデータを検索して抽出する検証データ検索部４１と、入出力タイミング指定データ２３に基づいて、検証データ検索部４１により抽出された検証ポイントのデータにタイミングの情報を付加して整列して出力する検証データ整列部４２とを有する。例文帳に追加

The device 1 for creating logic circuit verification data comprises a verification data retrieval part 41 for retrieving and extracting, based on input and output timing designation data 23 designating an input and output timing of the logic circuit, data of verification points from input verification point data 25; and a verification data alignment part 42 for aligning and outputting the data of verification points extracted by the retrieval part 41 while adding information of timing. - 特許庁

カバー部材６がＦＯＴ収容部８に対して係止状態になると、複数のＬ字状リードピン２１の各先端側ピン部２３は、横一列に整列して回路基板に対しスムーズ且つ確実に実装作業をすることができるような状態になる。例文帳に追加

The respective tip side pin parts 23 of the plurality of L-shaped lead pins 21 are arrayed in one transverse line to bring a state capable of carrying out smoothly and surely mounting work onto a circuit board, when the cover member 6 is brought into a locked state to the FOT storage part 8. - 特許庁

また、バッファ３１〜３５から出力された画素データは、列方向データ整列回路４１〜４５により、各行を構成する先端の画素データあるいは後端の画素データを中心として、列方向に折り返すように並べ替えて出力される。例文帳に追加

Also, the pixel data outputted from the buffers 31-35 are rearranged and outputted so as to return in a column direction with the pixel data at the front or the pixel data of a rear end constituting respective rows as a center by column direction data aligning circuits 41-45. - 特許庁

バスの照明装置１０は、複数のＬＥＤ１１を基板に整列配置した複数の室内灯４ａ、４ｂ、４ｃ、４ｄ、これら室内灯４を点灯させるための室内灯スイッチ５、夜間照明スイッチ６、およびスピードセンサ７を接続した制御回路２０を有する。例文帳に追加

This lighting system 10 of a bus includes a control circuit 20 connected with a plurality of room lamps 4a, 4b, 4c and 4d of aligning and arranging a plurality of LED11 on a substrate, a room lamp switch 5 for lighting these room lamps 4, a night illuminating switch 6 and a speed sensor 7. - 特許庁

この後、前記位置決め用部品２２に対応した位置決め部３０を有する位置補正用治具２９により、各位置決め用部品２２の位置を整列状態に揃えるように混成集積回路１４全体を位置補正し（ｇ）、その後接着剤２８を硬化させる（ｈ）。例文帳に追加

Afterwards, the whole hybrid integrated circuits 14 are positionally connected so that the position of each positioning member 22 can be lined up in an aligned state by a position correcting jig 29 having positioning parts 30 corresponding to the positioning members 22 (g), and then the adhesive 28 is cured (h). - 特許庁

基板に光回路を形成した光導波路基板１０と、１本以上の光ファイバ１８を整列固定した光ファイバアレイ１２とを、光軸調芯して接着固定した光導波路素子部１４を、パッケージ２０内に収容する。例文帳に追加

An optical waveguide element part 14 where an optical waveguide substrate 10 which has an optical circuit formed on a substrate and an optical fiber array 12 formed by arraying and fixing one or more optical fibers 18 are bonded and fixed while having their optical axes aligned is stored in a package 20. - 特許庁

補正回路１１は、上記の中間値ａ及びｂに基づいて、中間値ａと中間値ｂを結ぶ直線上に各画素の画素レベルが整列する各値をブロックノイズ低減前の映像信号に加算した映像信号を出力する。例文帳に追加

A correction circuit 11 outputs a video signal obtained by adding a video signal before block noise reduction to each value of which the pixel level of each pixel is aligned on a straight line connecting the intermediate value a to the intermediate value b, on the basis of the intermediate values a and b. - 特許庁

増幅器は、複数のモジュール化されたアンプユニットを整列させて筐体に収納することが可能な増幅器であって、各アンプユニットが、増幅回路を含む回路部を内蔵するメインモジュールと、メインモジュールの前面に取り付けられるフロントモジュールと、メインモジュールの後面に取り付けられるリアモジュールとを備える。例文帳に追加

The amplifier is allowed to have a plurality of modularized amplifier units arrayed and stored in a case thereof, and each amplifier unit is provided with a main module incorporating a circuit part including an amplification circuit, a front module attached to the front surface of the main module, and a rear module attached to the rear surface of the main module. - 特許庁

カメラレンズモジュールにおいて、回路基板の一面に取り付けられるイメージセンサと、イメージセンサと対向する位置に取り付けられるフィルタハウジングと、フィルタハウジング上に取り付けられてイメージセンサと共に所定の距離だけ離隔された状態で光軸上に整列される赤外線フィルタと、を含む。例文帳に追加

This camera lens module comprises an image sensor mounted on one surface of a circuit board, a filter housing mounted at a location opposed to the image sensor, and a infrared filter mounted to the filter housing which is aligned together with the image sensor on the optical axis in a state of being separated at a predetermined distance. - 特許庁

接続電極８上に発振回路用のＩＣチップを載置し、さらにその上方に水晶振動部（図示なし）を接続すると共に、メッキ配線パターン１１の部分をハーフカットして除去すると、１枚のセラミック基板３上に電気的に独立した多数個の圧電発振器が整列した状態で構成される。例文帳に追加

An IC chip for oscillation circuit is placed on the connecting electrode 8, a crystal vibrating portion (non-illustrated) is further connected thereon and a portion of the plating wiring pattern 11 is half cut and removed, so that a number of electrically independent piezoelectric oscillators are configured while being aligned on the one ceramic substrate 3. - 特許庁

本発明のブラシレスＤＣモータにおいては、コイル材料に自己融着線を使用して、巻線時に空芯の円環状コイルを整列巻きで形成し、予め磁電変換素子と駆動回路等の電気関連部品を搭載したプリント配線基板に、円環状コイルも固着してコイル部組状態として準備しておく。例文帳に追加

An air core toric coil is formed, by regular winding using a self welding wire as a coil material in its winding and is prepared as a coil sub-assembly condition fixing the toric coil on a printed circuit board mounting electrical parts, such as a magneto-electric conversion device and a drive circuit beforehand. - 特許庁

半導体装置内の電気配線、半導体素子及び外部接続端子を電気的に接続する複数の独立した配線導体を有する半導体装置において、半導体装置を覆うケース内もしくはモールド材内に各々独立した配線導体を整列し、回路形成を行い得ることで小型の半導体装置及び製造方法を提供する。例文帳に追加

To provide a small-sized semiconductor device and a manufacturing method by enabling the manufacturer to perform circuit formation, drawing up each independent wiring conductors within a case or mold material covering the semiconductor device, in a semiconductor device which has wiring within itself, a semiconductor element, and a plurality of wiring conductors for electrically connecting external connector terminals. - 特許庁

所定の方向に沿って、複数個、アンテナ素子が整列されて配設され、アンテナモジュールを形成し、これらのアンテナ素子が、放射器、反射器で構成し、または、導波器、放射器、反射器で構成し、前記放射器に半導体回路を接続すると共に、前記導波器及び前記反射器を、無給電で配設し、送受信アンテナを形成するようにする。例文帳に追加

The transmission/reception antenna is configured by arranging antenna elements in a prescribed direction to form an antenna module, each of the antenna elements consists of a radiator and a reflector or consists of a wave guide, the radiator and the reflector, a semiconductor circuit is connected to the reflector, and parasitic devices are adopted for the wave director and the reflector. - 特許庁

各々の検出器モジュール（２０）が、モジュール・フレーム（５２）と、モジュール・フレーム（５２）のＺ軸に沿って整列してモジュール・フレーム（５２）に設けられ、物体によって減弱したＸ線を受光してディジタル信号へ変換する複数のタイル構成可能なサブ・モジュール（５６）と、複数のサブ・モジュール（５６）に接続されてディジタル信号を受け取る電子回路基板（３２）とを含んでいる。例文帳に追加

Each detector module (20) includes a module frame (52), a plurality of tileable sub-modules (56) on the module frame (52) aligned along a Z-axis thereof to receive x-rays attenuated by an object and convert the x-rays to digital signals, and an electronic circuit board (32) connected to the plurality of sub-modules (56) to receive the digital signals. - 特許庁

半導体集積回路装置は、半導体基板、半導体基板上に一方向に延びて形成されたゲート配線２２０とゲート配線に整列して半導体基板内に形成されたソース/ドレーン領域を含むトランジスタ、ゲート配線上にゲート配線と同一方向に延びて形成され、半導体基板に拡散されるイオンを遮断する拡散防止メタルパターン４３２ａを含む。例文帳に追加

The semiconductor integrated circuit device includes a semiconductor substrate; a transistor including gate wiring 220 extending in one direction and formed on the semiconductor substrate, and a source/drain region formed in the semiconductor substrate so as to be aligned to the gate wiring 220; and a diffusion preventing metal pattern 432a extending in the same direction as that of the gate wiring and formed on the gate wiring, and shielding the ions diffused on the semiconductor substrate. - 特許庁

光ファイバアレイ１８の入出力端部は、Ｖ字型または円型の溝を有する接続部材である基板１９，２０にそれぞれ所定の間隔で整列固定され、平面導波回路チップ１３，１４上のアレイ導波路格子１５，１６の入出力導波路と、一括して接続されている。例文帳に追加

The input/output terminal portions of an optical fiber array 18 are aligned and fixed with respective prescribed spaces on a substrates 19 and 20 which are connection members having V-shaped type or circular type grooves, and the terminal portions are collectively connected to input/output waveguides of array waveguide grids 15 and 16 on planar waveguide circuit chips 13 and 14. - 特許庁

この方法は、これらのクリティカルな幅のセグメントに整列し、かつこれらクリティカルな幅のセグメントの少なくとも一部の端部を越えて延長する本質的に平行な交互位相シフト領域を生成することと、集積回路レイアウトおよび交互位相シフト領域をバウンダリで取り囲むことと、交互位相シフト領域をこのバウンダリのエッジまで延長することと、その後、これらの交互位相シフト領域に基づいて交互位相シフト・マスクを生成することとを含む。例文帳に追加

The method includes the steps of: creating essentially parallel alternating phase shift regions aligned with the critical width segments and extending beyond ends of at least some of the critical width segments; enclosing the integrated circuit layout and the alternating phase shift regions with a boundary; extending the alternating phase shift regions to an edge of the boundary; and creating the alternating phase shift/mask based on the alternating phase shift regions. - 特許庁