「直列入力並列出力」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

接続試験時に、複数の入力端子で受けた並列の入力パターンを、出力端子から順次に出力する直列の出力パターンに変換する変換回路１０を備えた。例文帳に追加

A conversion circuit 10 is provided for converting parallel input patterns received by plural input terminals to series output patterns outputted successively from an output terminal. - 特許庁

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。例文帳に追加

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S. - 特許庁

商用交流入力を全波整流する全波整流器２の出力端子に可変抵抗器５を並列的に接続するとともに可変抵抗器６-1〜６-nとキャパシタ７-1〜７-nの直列回路を複数、並列的に接続する。例文帳に追加

A variable resistor 5 is connected in parallel with the output terminal of a full-wave rectifier 2 for rectifying commercial AC input and a plurality of series circuits of variable resistors 6-1 to 6-n and capacitors 7-1 to 7-n are connected in parallel. - 特許庁

並直列変換装置１４は、復調信号を入力として並列形式から直列形式に変換し、復調データｓ１〜ｓＭとして出力する。例文帳に追加

A parallel series conversion device 14 treats the demodulation signal as an input, and converts it from a parallel form to a serial form and outputs it as demodulation data s1-sM. - 特許庁

バッファ回路は、入力端子と出力端子との間に、同相バッファＢＵＦと、２つのインバータＩＮＶ１、ＩＮＶ２とが直列接続されたインバータ直列回路とが並列に接続されている。例文帳に追加

A common-mode buffer BUF and an inverter series circuit consisting of series connection of two inverters INV1, INV2 are connected in parallel between an input terminal and an output terminal of the buffer circuit. - 特許庁

入力ポート５と出力ポート６との間に２つのＳＡＷ共振子１１、１２からなる直列回路を直列に配置すると共に、これらＳＡＷ共振子１１、１２間にインダクタ素子１５を並列に接続する。例文帳に追加

A series circuit comprising two SAW resonators 11, 12 is arranged in series between an input port 5 and an output port 6, and an inductor element 15 is connected in parallel between the SAW resonators 11, 12. - 特許庁

入力側の端子Ａと出力側の端子Ｂの間に、ＮＭＯＳ１３及びＰＭＯＳ１１を直列にした回路と、ＰＭＯＳ１４及びＮＭＯＳ１２を直列にした回路を並列に接続する。例文帳に追加

A circuit formed by arranging an NMOS 13 and a PMOS 11 in series and a circuit formed by arranging a PMOS 14 and an NMOS 12 in series are connected in parallel between a terminal A of an input side and a terminal B of an output side. - 特許庁

複合共振回路ＣＲＣは、入力端ｔ２、並列接続した第１および第２の直列共振回路ＳＲＣ１、ＳＲＣ２、ならびに第２の直列共振回路ＳＲＣ２のインダクタンスＬ４に並列接続した出力端ｔ３からなる。例文帳に追加

The complex resonance circuit CRC is constituted of the input end t2, first and second serial resonance circuits SRC1 and SRC2 connected in parallel, and an output end t3 connected in parallel with an inductance L4 of the second serial resonance circuit SRC2. - 特許庁

並列の入力パターンを直列に変換して出力端子から出力するため、出力端子の数が少ない場合にも、接続試験を実行できる。例文帳に追加

Since parallel input patterns are converted to series patterns and outputted from an output terminal, even when the number of output terminals are few, a connection test can be performed. - 特許庁

これらのモジュールは, 複合的または成分としてのディジタル・ビデオ入力を, シリアル出力(並直列変換器)にも, パラレル出力(直並列変換器)にも変換する.例文帳に追加

These modules convert composite or component digital video input into either serial (Serializer) or parallel (Deserializer) output.  - コンピューター用語辞典

半導体素子（ＦＥＴ）１０３の出力と逓倍出力端子１０６との間に、入力周波数信号の周波数に共振する並列共振回路１０４を直列に挿入する。例文帳に追加

A parallel resonance circuit 104 resonating with the frequencies of an input frequency signal is inserted in series between the output of a semiconductor device (FET) 103 and a multiplication output terminal 106. - 特許庁

入力信号ＩＮ１〜ＩＮｍに対応した出力期待値のパターンデータＰＴＮが、試験入力端子９から直列に入力され、Ｓ／Ｐ変換器７で並列データに変換されて比較器５の第１の入力側に与えられる。例文帳に追加

The pattern data PTN of the output expected values corresponding to input signals IN1-INm are inputted in series from a test input terminal 9, converted into parallel data by a S/P converter 7, and fed to a first input side of a comparator 5. - 特許庁

入力端子１と出力端子２との間に直列接続されているシリーズ素子Ｌ１，Ｌ２に対して、抵抗Ｒ１，Ｒ２を各々並列接続する。例文帳に追加

Resistors R1, R2 are connected in parallel, respectively, to series elements L1, L2 connected in series between an input terminal 1 and an output terminal 2. - 特許庁

入力された直流電圧を昇圧して出力するＤＣ／ＤＣ変換回路１であって、複数のキャパシタＣ１〜Ｃ４と、これらを並列又は直列に接続する接続装置１０とを備える。例文帳に追加

A DC/DC conversion circuit 1 which boosts and outputs an input direct current voltage comprises a plurality of capacitors C1-C4 and a connection device 10 which connects these in parallel or in series. - 特許庁

フォトダイオードから出力される電流信号を入力信号とする並列−直列形電流帰還増幅器において、ノイズを低減しつつ、帯域も維持しかつ信号歪も抑制する。例文帳に追加

To keep the band and to suppress signal distortion while reducing noise in a parallel-series current feedback amplifier which receives a current signal output from a photodiode as an input signal. - 特許庁

電流源から出力される電流信号を入力信号とする並列−直列形電流帰還増幅器において、ノイズを低減しつつ、帯域も維持しかつ信号歪も抑制する。例文帳に追加

To suppress signal distortion as well as maintenance of a bandwidth while reducing noise with respect to a parallel-series type current feedback amplifier which receives a current signal output from a current source as an input signal. - 特許庁

インバータ１６から出力させる電圧の値に応じて、バッテリＢ１及びＢ２を直列または並列に接続してインバータ１６の入力端子間に接続する。例文帳に追加

The batteries B1, B2 are connected in series or in parallel to each other and are connected between input terminals of an inverter 16, according to the values of voltages outputted from the inverter 16. - 特許庁

回路図の素子に対して、直列接続か並列接続か、またその際の合成本数、素子固有で定めたプロパティ値を入力し、回路図のネットリストにその情報を出力する。例文帳に追加

A property value determined as being proper to each element on the circuit diagram depending on whether it is connected in series or parallel and the number of elements combined is inputted, and this information is outputted to the net list of the circuit diagram. - 特許庁

駆動用素子たる複数のトランジスタを、電流入力時には直列接続状態とし、電流出力時には並列接続状態として、利用することを特徴とする。例文帳に追加

A plurality of transistors as driving elements are connected in series when a current is inputted and in parallel when a current is outputted. - 特許庁

また、３相インバータ回路９の入力段に並列接続された直流フィルタ用コンデンサ１８を正極側と負極側に分割して直列接続し、その中点に出力線１３を接続する。例文帳に追加

A capacitor 18 for direct-current filter parallel-connected with the input stage of the three-phase inverter circuit 9 is divided into positive pole side and negative pole side, and the positive pole side and negative pole side are series-connected with the output line 13 connected with the middle point thereof. - 特許庁

ｎ個のＬＥＤ素子１３を直列に接続してｍ個のＬＥＤ列を形成し、ｍ個のＬＥＤ列を定電流電源１１の電流出力端子と電流入力端子との間に並列に設ける。例文帳に追加

An n number of LED elements 13 are connected in series to form an m number of LED rows, and an m number of the LED rows are arranged in parallel between a current output terminal and a current input terminal. - 特許庁

放電灯１８、１９とコンデンサ２１、２３とが直列に接続されることによりそれぞれ構成された複数の直列回路２２、２４は、共振回路１４の共振出力が個別に入力されるように互いに並列接続されている。例文帳に追加

By the series connection of the discharge lamps 18, 19 and capacitors 21, 23, a plurality of series circuits 22, 24 are constituted and connected in parallel with each other so that resonance outputs of the resonance circuit 14 are individually inputted. - 特許庁

バッファと抵抗の直列回路に並列にダイオードを接続し、この回路に入力信号が入力される増幅器の出力を入力する構成の電流クランプ回路は、負荷の電位が変動するとクランプ電位を一定値に保つことができなくなるという課題を解決する。例文帳に追加

To solve the problem that a current clamp circuit constituted such that a diode is connected in parallel to the series circuit of a buffer and a resistance and the output of an amplifier to which an input signal is input is input to the circuit, can not hold a clamp potential at a constant value when the potential of a load varies. - 特許庁

２個のホール素子の入力端子を並列に接続し、出力端子を減算的に直列に接続することにより、２個のホール素子のホール出力電圧の差を検出するための差動信号処理回路を用いずに、ホール出力電圧の差を検出する。例文帳に追加

The difference between the Hall output voltages is detected by connecting the input terminals of the two Hall elements in parallel and connecting the output terminals in series in a subtractive manner, without using the differential signal processing circuit for detecting the difference between the Hall output voltages of the two Hall elements. - 特許庁

入力端子ＩＮと演算増幅器ＯＰの反転入力端子との間には、抵抗Ｒ１１及びＭＯＳＦＥＴＱ１の直列回路と、抵抗Ｒ１２及びＭＯＳＦＥＴＱ２の直列回路とが並列接続され、演算増幅器ＯＰの反転入力端子と出力端子ＯＵＴとの間には抵抗Ｒ２１が接続される。例文帳に追加

A serial circuit of a resistor R11 and an MOSFET Q1 and a serial circuit of a resistor R12 and an MOSFET Q2 are connected in parallel between an input terminal IN and the inversion input terminal of an arithmetic amplifier OP, and a resistor R21 is connected between the inversion input terminal of the amplifier OP and an output terminal OUT. - 特許庁

入力端子１と出力端子２の間に縦続接続されている複数の直列共振回路３−ｎと、一端が複数の直列共振回路間の接続点に接続されて、他端が接地されている複数の並列共振回路４−ｍとから構成して、複数の直列共振回路３−ｎ内に抵抗６ａ，６ｂを装荷する。例文帳に追加

The resonator is composed of a plurality of series resonance circuits 3-n cascaded between an input and output terminals 1, 2, and a plurality of parallel resonance circuits 4-m each having one end connected to a connecting point between the plurality of series resonance circuits and the other end grounded, to load resistors 6a, 6b mounted in the plurality of series resonance circuits 3-n. - 特許庁

外部から供給される直列データを並列データに変換する入力変換部４２と、並列データの各データをそれぞれ書き込む複数のメモリセル領域１６ａ、１６ｂと、各メモリセル領域１６ａ、１６ｂから読み出されるデータにより生成される並列データを直列データに変換する出力変換部４４とを備えた半導体集積回路において、試験モード時に、各メモリセル領域１６ａ、１６ｂから読み出される並列データを論理演算する演算部５６を備えたことを特徴とする。例文帳に追加

In this case, the circuit is provided with an arithmetic part 56 for logically operating the parallel data read of each memory cell 16a, 16b on the rest mode. - 特許庁

出力端子とＧＮＤの間に並列に接続した第１の容量と抵抗でクロック信号入力端子に入力されるクロックを検出するクロック検出回路において、任意の電位を接続する入力端子と出力端子の間に整流素子を２個直列に接続し、整流素子の接続点とクロック信号入力端子の間に第２の容量を設けた。例文帳に追加

In the clock detection circuit for detecting a clock inputted to a clock signal input terminal by a first capacitor and a resistor which are connected in parallel between an output terminal and GND, two rectifying elements are connected in series between an input terminal for connecting optional potential and the output terminal and a second capacitor is connected between the node of the rectifying elements and the clock signal input terminal. - 特許庁

ダイオードと半導体スイッチ素子とを逆並列接続して成るスイッチング装置Ｓ１，Ｓ３を双方の入力端子１ａ、１ａと出力端子１ｂ，１ｂの間に直列に介在させ、また別の２個のスイッチング装置Ｓ２，Ｓ４を逆極性に直列接続した回路を出力端子１ｂ，１ｂ間に接続してチョッパ回路を形成した。例文帳に追加

Switching devices S1 and S3 where diodes and semiconductor switch elements are connected in reverse parallel are interposed in series between both input terminals 1a and 1a and output terminals 1b and 1b, and a circuit where other two pieces of switching devices S2 and S4 are connected in series in reverse polarity is connected between the output terminals 1b and 1b so as to form a chopper circuit. - 特許庁

絶縁材料からなる中空のケースに静電気入力電極に、電気的に並列に接続された接触式放電電極及び非接触式静電気出力電極を、高抵抗体によって電気的に直列に接続された事を特徴とする静電気除去具。例文帳に追加

The static eliminator comprises a contact type discharge electrode and a non-contact type static output electrode both of which are electrically connected in parallel with a static input electrode, with a high resistor electrically connecting both types of electrodes in series with a hollow case made of insulating material. - 特許庁

あるいは本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、電流入力時には該複数のトランジスタは並列接続状態となり、電流出力時には該複数のトランジスタは直列接続状態となることを特徴とする。例文帳に追加

Otherwise, the current data reduction circuit is an electronic circuit including a driving element equipped with a plurality of transistors, and is characterized by converting the plurality of transistors into parallel connected state when inputting a current and by converting the plurality of transistors into serial connected state when outputting a current. - 特許庁

本発明の電流データ縮減回路は、複数のトランジスタを備えた駆動用素子を有する電子回路であって、該複数のトランジスタに直列接続状態と並列接続状態とをとらせる手段を有し、入力された電流を縮減して出力することを特徴とする。例文帳に追加

The current data reduction circuit is an electronic circuit including a driving element equipped with a plurality of transistors, includes a means for making the plurality of transistors take a serial connected state and a parallel connected state, and is characterized by reducing and outputting an inputted current. - 特許庁

増幅器１０は、入出力端子１９，２０間に接続される半導体１５と、この入力端子１９と半導体１５のゲート端子１５ｃ側との間に直列に接続される共振回路１３と、この共振回路１３に並列に接続される第１の抵抗（Ｒ１）１４とを備える。例文帳に追加

The amplifier 10 comprises a semiconductor 15 connected between an input and output terminals 19, 20, a resonance circuit 13 connected in series between the information terminal 19 and a gate terminal 15c of the semiconductor 15, and a first resistor (R1) 14 connected in parallel to the resonance circuit 13. - 特許庁

電圧調整器１は、変圧値が０．５Ｖ、１Ｖ、２Ｖ、４Ｖである４個の変圧器１１〜１４を備え、これらの一次側コイル４１〜４４は交流電源入力端子４に対して、それぞれ継電器２１〜２４を介して、並列接続されており、これらの二次側コイル５１〜５４は入出力端子４、５の間に直列接続されている。例文帳に追加

A voltage regulator 1 comprises four transformers 11-14 with their voltages 0.5 V, 1 V, 2 V, and 4 V, respectively. - 特許庁

コロナ放電装置の高電圧発生部において、複数の圧電トランスの入力部を直列接続し出力部を並列に接続することにより、駆動回路部の電力損失と圧電トランスの共振周波数ばらつきに伴う電力損失を低減することを可能とする。例文帳に追加

To reduce the power loss of a drive circuit section and power loss accompanying the variation of resonance frequencies of piezo-electric transformers by connecting input sections of a plurality of piezo-electric transformers in series and output sections in parallel, in a high-voltage generating section of a corona discharge device. - 特許庁

この発明は、端子ピンに流す電流あるいはその基礎となる電流を端子ピン対応にミラー電流として複製して分配するパラレル出力のカレントミラー回路（電流複製分配回路）の入力側トランジスタに並列あるいは直列にスイッチ回路とを設ける。例文帳に追加

An input side transistor of a current-mirror circuit (a current duplicating/distributing circuit) of parallel output which duplicates and distributes the current to be passed to terminal pins or the current to be the foundation thereof as a mirror current corresponding to the terminal pins is provided with a switch circuit in parallel or series thereto. - 特許庁

電流−電圧変換器１１は、演算増幅器Ａ１の非反転入力端と出力端との間に、第１抵抗器Ｒ１と、第２抵抗器Ｒ２とスイッチＳＷ１との並列回路とを直列に接続した回路を挿入する。例文帳に追加

A current-to-voltage converter 11 is arranged to insert a circuit formed by series-connecting a first resistor R1 with a parallel circuit of a second resistor R2 and a switch SW1, between a non-inverting input terminal and an output terminal of an operational amplifier A1. - 特許庁

積層型ローパスフィルタ１は、直列に接続されて、入力端子２と出力端子３の間に設けられたインダクタ１１，１２と、インダクタ１１に並列に接続されたキャパシタ１６と、インダクタ１２に並列に接続されたキャパシタ１７と、キャパシタ１３，１４，１５と、インダクタ６，７，８を備えている。例文帳に追加

The laminated low-pass filter 1 includes: inductors 11, 12 connected in series and provided between an input terminal 2 and an output terminal 3; a capacitor 16 connected in parallel with the inductor 11; a capacitor 17 connected in parallel with the inductor 12; capacitors 13, 14, 15; and inductors 6, 7, 8. - 特許庁

本発明の半導体記憶装置は、隣接するデータバス線の選択を行う２入力−１出力の選択回路で構成されるマルチプレクサ回路２２、読み出したデータの並列−直列変換を行うシフトレジスタ２４、シフトレジスタ２４のシリアル出力の選択を行うマルチプレクサ回路２６、および出力タイミングの調整を行う出力レジスタ２９を有する。例文帳に追加

The semiconductor storage device has; a multiplexor circuit 22 which comprises a selecting circuit of 2 inputs-1 output which selects an adjoining data bus line; a shift register 24 which performs parallel to serial conversion of read data; a multiplexor circuit 26 which performs selection of serial output of the shift register 24; and an output register 29 which performs adjustment of output timing. - 特許庁

キャパシタと可変容量素子との直列回路と、この直列回路に並列に接続された誘導性素子と、キャパシタと可変容量素子間に接続されたチョーク回路とからなる利得補償回路を多段増幅器の入力側または段間または出力側の信号が通過する主線路と接地間に設けた。例文帳に追加

A gain compensation circuit, formed of the series circuit of a capacitor 5 and a variable capacity element 6, an inductive element 7 connected to the series circuit in parallel and a chalk circuit 9 connected between the capacitor and the variable capacity element, is installed to the input side of a multistage amplifier or between stages and between a main line 8 through which the signal of an output side passes and ground. - 特許庁

シュミットトリガ回路は、トランジスタＰ１とトランジスタＮ１とが直列に接続されてなる第１のインバータと、トランジスタＰ２とトランジスタＮ２とが直列に接続されてなり、第１のインバータからの出力信号Ｖｉｎを入力する第２のインバータと、トランジスタＰ１と並列に接続されたトランジスタＰ３とを備える。例文帳に追加

The Schmitt trigger circuit comprises a first inverter where a transistor P1 is connected to a transistor N1 in series, a second inverter where a transistor P2 is connected to a transistor N2 in series and an output signal Vin from the first inverter is inputted, and a transistor P3 connected to the transistor P1 in parallel. - 特許庁

入力端子１０と出力端子２２との間に、第１の放送信号を除去する帯域除去フィルタ１４と、第２の放送信号を通過させ、第１の放送信号を除去するローパスフィルタ１６とが直列に接続され、この直列回路に並列に第３の放送信号を通過させるハイパスフィルタ２０が接続されている。例文帳に追加

Between the input terminal 10 and the output terminal 22, a band removal filter 14 removing the first broadcast signal and a low-pass filter 16 passing the second broadcast signal and removing the first broadcast signal are connected in serial, and a high-pass filter 20 allowing the third broadcast signal to pass is connected in parallel to the serial circuit. - 特許庁

積層体内に、第1コイル、第1コイルに並列に接続された第1コンデンサ、第1コイルの入力側とアース間に直列に接続された第2コイルと第2コンデンサ及び、第1コイルの出力側とアース間に直列に接続された第3コイルと第3コンデンサを備えた帯域阻止フィルタが形成される。例文帳に追加

The band rejection filter is formed to laminate a first coil, a first capacitor connected to the first coil in parallel, a second coil and a second capacitor connected in series between an input side of the first coil and a ground thereof, and a third coil and a third capacitor connected in series between an output side of the first coil and the ground thereof. - 特許庁

前記複数のメモリセルは、それぞれ、一方の入力ノード及び出力ノードが他方の出力ノード及び入力ノードにそれぞれ接続された２つのインバータを有するラッチと、第１電源と第２電源との間に前記ラッチと直列に接続された第１スイッチと、前記第１スイッチと並列に接続された第２スイッチとを有する。例文帳に追加

Each of the plurality of memory cells comprises: a latch having two inverters in which an input node and an output node of one inverter are connected to an output node and an input node of the other inverter respectively; a first switch that is connected in series with the latch between a first power supply and a second power supply; and a second switch that is connected in parallel with the first switch. - 特許庁

弾性表面波フィルタは、圧電基板上の入力側電極パッドと出力側電極パッドとの間に、複数の直列弾性表面波共振子および並列弾性表面波共振子が梯子型に配置されており、入力側電極パッドまたは出力側電極パッドの少なくとも一方を取り囲むように形成された接地電極パターンを前記圧電基板上に備える。例文帳に追加

The elastic surface wave filter has a plurality of series elastic surface wave resonators and parallel elastic surface wave resonators arranged in a ladder form between an input electrode pad and an output electrode pad on a piezoelectric board, and a ground electrode pattern formed to surround at least one of the input and output electrode pads on the piezoelectric board. - 特許庁