「電荷トラッピング」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

前記電荷トラッピング構造の他の部分が、関係のないデータを保存するとき、前記読出し動作は、前記電荷トラッピング構造の異なる部分の間の結合を低下させる。例文帳に追加

When the other sections of the charge-trapping structure store unrelated data, the read operation reduces the coupling between the other sections different in the charge-trapping structure. - 特許庁

前記半導体本体の電荷蓄積構造は、前記複数のゲート中のゲートの下方に電荷トラッピング位置を具備する。例文帳に追加

Charge storage structure of a semiconductor body is provided with a charge trapping position below a gate among a plurality of gates. - 特許庁

この発明は、プログラミング／消去の状態を決定する方法および、電荷トラッピング半導体デバイスを動作させる方法に関する。例文帳に追加

The present invention relates to a method for determining a state of programming/deleting and a method for operating a charge-trapping semiconductor device. - 特許庁

本発明は、３層膜スタックの場所に電荷トラッピングｈｉｇｈ−ｋ誘電体（２２）を用いる不揮発性メモリセル構造を開示する。例文帳に追加

There is disclosed a non-volatile memory cell structure utilizing a charge trapping high-k dielectric (22) in the place of a triple film stack. - 特許庁

実質的に高いカップリングレシオをもつ円筒型誘電電荷トラッピング構造を有する不揮発性メモリ装置を提供する。例文帳に追加

To provide a nonvolatile memory device which has a cylindrical dielectric charge trapping structure which has a substantially high coupling ratio. - 特許庁

電荷トラッピング構造を有する一列のメモリセルが、ワード線によって選択されたメモリセルの一部分を選択することによって読み出される。例文帳に追加

To read a single line of memory cells having a charge-trapping structure by selecting part of the memory cells selected by a word line. - 特許庁

不揮発性電荷トラッピングメモリデバイスの動作方法およびプログラミング／消去の状態の決定方法例文帳に追加

METHOD FOR OPERATING NONVOLATILE CHARGE TRAPPING MEMORY DEVICE, AND METHOD FOR DETERMINING STATE OF PROGRAMMING/DELETING - 特許庁

ワードライン構造物１２４は、導電膜１０８をパターニングすることによって形成され、ブロッキング膜パターン１２６及び電荷トラッピング膜パターン１２８は、酸性溶液をエッチング液に用いてブロッキング膜１０６及び電荷トラッピング膜１０４をエッチングすることによって形成される。例文帳に追加

A word line structure 124 is formed by patterning the electrically conductive film 108, and a blocking film pattern 126 and a charge trapping film pattern 128 are formed by etching the blocking film 106 and the charge trapping film 104 respectively using an acidic solution as an etchant. - 特許庁

電荷トラッピング構造を有するメモリセルが、前記メモリセルの基板領域と、前記メモリセルのソース領域または前記メモリセルのドレーン領域のどちらか一方との間の電流を測定することによって、読み出される。例文帳に追加

To read a memory cell having a charge-trapping structure by measuring the current between the substrate area of the memory all and one of the source area and the drain area of the memory cell. - 特許庁

チャンネル領域を有する基板１００上にトンネル絶縁膜１０２、電荷トラッピング膜１０４、ブロッキング膜１０６、及び導電膜１０８が順次形成される。例文帳に追加

A tunnel insulating film 102, a charge trapping film 104, a blocking film 106 and an electrically conductive film 108 are formed in sequence on a substrate 100 having a channel region. - 特許庁

本発明の電荷トラッピングｈｉｇｈ−ｋゲート誘電体にかかる製造プロセスは、バルク装置、ＴＦＴ装置またはＳＯＩ装置にも適用され得る。例文帳に追加

The fabrication process for the charge trapping high-k gate dielectric of the present invention is also applicable to a bulk device, a TFT device or an SOI device. - 特許庁

電荷トラッピングゲート電極として単層（２２）を用いることにより、本発明は、装置の容易な製造プロセスを提供するとともに、装置が極小寸法にスケーリングすることを可能にする単純で安価な解決策を提供する。例文帳に追加

By using a single layer (22) as the charge trapping gate dielectric, a simple and inexpensive solution is presented that permits device scaling to very small dimensions, together with the ease of device fabrication processes. - 特許庁

これによって、トランジスタの制御電極に、一定時間の間には一方向電圧を印加して電荷を注入し、残り時間の間には逆方向電圧を印加してトラッピングされた電荷を更に放出することにより、トランジスタの特性を持続的に維持することができる。例文帳に追加

Thus, by electrifying a transistor control electrode by applying the unidirectional voltage thereto for a fixed period of time and de-electrifying further the trapped charges by applying the reverse-directional voltage thereto for the remaining period of time, the characteristics of the transistor can be maintained continuously. - 特許庁

ｈｉｇｈ−ｋ誘電体の電荷トラッピング特性は、ｈｉｇｈ−ｋ誘電体層（２２）を、励起状態の酸素（たとえば、酸素プラズマ）環境を用いて、プラズマ照射のような処置プロセスにｈｉｇｈ−ｋ誘電体層（２２）を曝すことによりさらに向上し得る。例文帳に追加

The charge trapping characteristic of the high-k dielectric can be further improved by exposing the high-k dielectric layer (22) to a treatment process such as plasma exposure using excited state oxygen (e.g. oxygen plasma) atmosphere. - 特許庁

１０Ｋ以上の温度でも漏洩電流が小さく、電子あるいは正孔のトラッピングが少なく電荷生成量の多い表面障壁型あるいはｐｎ接合型のＩｎＳｂ単結晶を用いた半導体放射線検出器を製作する。例文帳に追加

To manufacture a semiconductor radiation detector that uses a barrier type, or a InSb single crystal of a p-n junction type that is reduced in leakage current, suppressed in trapping for electrons or holes, and having a large amount of charge generation even at a temperature of 10K or higher. - 特許庁

また、ゲート両端の電荷トラッピング層を誤整列なしに形成し、ゲート形成マスクなしにゲートを製造することであって、均一性に優れる構造のセルが製造でき、写真工程を使用せず、それによる限界を克服しうるＳＯＮＯＳＥＥＰＲＯＭの製造方法である。例文帳に追加

The manufacturing method for the SONOS EEPROM is adapted such that the electric charge trapping layer located at the both ends of the gate without erroneous alignment, the gate is manufactured without the use of a gate forming mask, whereby a cell having a structure excellent in uniformity can be manufactured, a photographic process is not used, and hence a limit due to the manufacturing process can be conqered. - 特許庁

特性試験の結果、４．２Ｋでのダイオード特性は素子抵抗が１．４ｋΩと大きく、電荷有感型前置増幅器の出力信号のライズタイムも０．４μｓと短く、電子あるいは正孔のトラッピングの少ない半導体放射線検出器となることが確認された。例文帳に追加

As a result of a characteristic test, it is confirmed that in diode characteristics at 4.2 K, element resistance is high as 1.4 kΩ, and, a rise time for an output signal of a charge sensitive type preamplifier is short as 0.4 μs, and the trapping of electrons or holes in the semiconductor radiation detector is suppressed. - 特許庁

１０Ｋ以上の温度でも漏洩電流が小さく、電子あるいは正孔のトラッピングが少なく電荷生成量の多い表面障壁型あるいはｐｎ接合型のＩｎＳｂ単結晶を用いた半導体放射線検出器を製作する。例文帳に追加

To provide a semiconductor radiation detector that uses a surface-barrier type or pn junction type InSb single crystal, which has small leakage current at a temperature of 10K or higher, has few electron or hole trappings, and has large amount of charge formation. - 特許庁

メモリ場所である電荷トラッピング層１４０ａをセルのゲート両端、すなわちソース１９０及びドレーン１９５接合領域に形成させるが、接合隣接部位を局部的に厚く形成することによって電子充電領域及びホール充電領域を一致させてセル効率を向上させたＳＯＮＯＳ ＥＥＰＲＯＭである。例文帳に追加

The SONOS EEPROM is adapted such that, although an electric charge trapping layer 140a is formed at both ends of a gate, i.e., in a junction region of a source 190 and a drain 195, an electron charged region and a hole charged region are brought into coincidence with each other to improve cell efficiency by forming locally thick adjacent portion of the joint. - 特許庁