「DMA interface」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

An interface circuit 41, provided in the memory controller, is equipped with plural DMA control parts.例文帳に追加

メモリコントローラに設けられたインターフェイス回路４１には、複数のＤＭＡ制御部が設けられている。 - 特許庁

When the data amount transferred from the DMA controller is greater than the line memory capacity of an expansion apparatus in the case of expansion, the interface apparatus merges a plurality of line data outputted from the expansion apparatus as one line and transfers the resulting data to the DMA controller.例文帳に追加

伸長時には、処理データ量が伸長器のラインメモリ容量より大きい場合は、伸長器から出力された複数のラインデータを１ラインとして連結してDMAコントローラへ転送する。 - 特許庁

In the case of executing the compression processing, a DMAC 406 transmits a DMA control signal to the main processing circuit 3 via a DMA interface 407.例文帳に追加

この圧縮処理を実行する際、ＤＭＡＣ４０６は、ＤＭＡ制御信号をＤＭＡインタフェース４０７を介してメイン処理回路３に送出する。 - 特許庁

To reduce the circuit scale by sharing the same memory device interface circuit by DMA transfer and CUP memory access transfer via DMA transfer device.例文帳に追加

ＤＭＡ転送とＤＭＡ転送装置経由ＣＵＰメモリアクセス転送とで同一のメモリデバイスインターフェイス回路を共用し、回路規模を小さくする。 - 特許庁

A host bus interface part 8 successively reads the DMA command stored in a DMA command FIFO 16 and DMA transfers the payload stored inside the reception payload buffer 13 to the host bus 4 corresponding to the read DMA command.例文帳に追加

ホストバスインターフェイス部８は、ＤＭＡコマンドＦＩＦＯ１６に蓄積されたＤＭＡコマンドを順次読み出し、当該読み出されたＤＭＡコマンドに従って受信ペイロードバッファ１３内に蓄積されたペイロードをホストバス４に対してＤＭＡ転送する。 - 特許庁

To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.例文帳に追加

ＵＳＢインタフェース制御装置に対する任意のデータ量のＵＳＢパケットデータのＤＭＡ転送を設定し、ＤＭＡ転送を行った場合においても、該ＤＭＡ転送に応じたデータ量のＵＳＢパケットを転送可能としたＤＭＡ制御装置、印刷装置、及びＤＭＡ制御方法を提供する。 - 特許庁

To achieve speeding up of DMA transfer of a block device such as a hard disk using an IDE interface.例文帳に追加

ＩＤＥインターフェースを使ったハードディスク等のブロックデバイスのＤＭＡ転送の高速化を実現できるようにする。 - 特許庁

A reproduction DMA control circuit 20 outputs a read address for picture display to the memory interface 18.例文帳に追加

再生ＤＭＡ制御回路２０は画像表示のための読み出しアドレスをメモリインターフェース１８に出力する。 - 特許庁

The flash memory DMA circuit for the hybrid hard disk drive provides an interface with the flash memory as hardware.例文帳に追加

また、フラッシュメモリとのインターフェースをハードウェアとして提供するハイブリッドハードディスクドライブのフラッシュメモリＤＭＡ回路。 - 特許庁

The data transfer controller 10 consists of: a memory 11; a DMA (Direct Memory Access) controller 12; an input buffer 13; and an input interface 14.例文帳に追加

データ転送制御装置(10)は、メモリ(11)、ＤＭＡコントローラ(12)、入力バッファ(13)、および入力インターフェース(14)より成る。 - 特許庁

When the data amount transferred from the DMA controller is greater than the line memory capacity of a compression apparatus in the case of compression, the interface apparatus divides data of one line into data whose capacity is the line memory capacity or below, and the interface apparatus transfers the divided data several times to the compression apparatus.例文帳に追加

圧縮時には、DMAコントローラから転送されるデータ量が圧縮器のラインメモリ容量より大きい場合は、１ラインのデータをラインメモリ容量以下になるように分割し、複数回に分けて圧縮器へ転送する。 - 特許庁

The interface apparatus calculates a setting value of a line length being a processing unit of a compander on the basis of line length information of data transferred from a DMA controller and a line memory capacity of the compander.例文帳に追加

DMAコントローラから転送されるデータのライン長情報と圧縮伸長器のラインメモリ容量とに基づいて、圧縮伸長器の処理単位であるライン長の設定値を算出する。 - 特許庁

To read data out of a memory device and to send the read data to a serial interface within a little number of times of DMA transfer.例文帳に追加

メモリ装置からデータを読み出し、少ないＤＭＡ転送の回数で、読み出したデータをシリアルインターフェースに送出する。 - 特許庁

Further, a signal conversion section converts interface signals of the systems, so that DMA transfer between systems different in interface signal can be performed.例文帳に追加

また、信号変換部によりシステムのインターフェース信号の変換が行われるので、インターフェース信号が異なるシステム間でのＤＭＡ転送も可能とすることができる。 - 特許庁

The Interface unit 34 applies a request signal to the arbitration unit of a DMA(direct memory access) controller 32 and after the current activity of the DMA controller 32 is completed, the signal group is directly stored in the memory unit as a result.例文帳に追加

インターフェース・ユニット３４は、ＤＭＡコントローラ３２の調停ユニットに要求信号を印加し、その結果として、ＤＭＡコントローラ３２の現動作完了後、メモリ・ユニットに信号群を直接格納する。 - 特許庁

An excellent access to the memory bus is provided for the respective DMA controllers and the host port interface, using a round-robin arbitration technique.例文帳に追加

総当たり制調停技術を用いて、各ＤＭＡコントローラ及びホストポートインターフェイスに対してメモリバスへの良好なアクセスを提供する。 - 特許庁

After transferring the last two-byte data (for example, 511 bytes and 512 bytes), the DMA controller 5 outputs the DMA transfer completion signal DE indicating the last transfer data to the data communication interface 4.例文帳に追加

最後の２バイトのデータ（たとえば、５１１バイトと５１２バイト）転送後、ＤＭＡコントローラ５は、最後の転送データであることを示すＤＭＡ転送終了信号ＤＥをデータ通信インタフェース４に出力する。 - 特許庁

A DMA controller 5 reads the data every two bytes from an incorporated memory 3, and transfers the data of every two bytes to a data communication interface 4.例文帳に追加

ＤＭＡコントローラ５は、内蔵メモリ３から２バイト毎にデータが読み出され、その２バイト毎のデータをデータ通信インタフェース４に転送する。 - 特許庁

A recorder 1 has a serial interface circuit 2 for receiving data from the host, and a DMA request signal generating circuit 5 and a DMA mediation circuit & memory controller 6 for transferring the received data to a receiving buffer.例文帳に追加

記録装置１は、ホストからデータを受信するためのシリアルインタフェース回路２と、その受信したデータを受信バッファへ転送するＤＭＡ要求信号発生回路５とＤＭＡ調停回路＆メモリコントローラ６を有している。 - 特許庁

The bus 100 is formed of layer buses 101-104 for each layer, and a DMA controller 114, a memory interface part 115 and a bridge 125 are connected thereto.例文帳に追加

バス１００は、レイヤ毎のレイヤバス１０１〜１０４から構成されており、ＤＭＡコントローラ１１３、メモリインターフェイス部１１５及びブリッジ１２５が接続されている。 - 特許庁

A DMA controller 100 executes the packet processing according to program codes from a CPU 101 and transfer between a network interface 110 and a memory 102.例文帳に追加

ＤＭＡコントローラ１００はＣＰＵ１０１からのプログラムコードによってパケット処理と、ネットワークインターフェイス１１０とメモリ１０２間の転送を実行する。 - 特許庁

The camera interface part sets the setting contents and the control contents from the camera control part in the camera device, stores the image data fetched from the camera device and performs buffering for writing the image data in a memory 4 by the DMA transfer with timing other than thinning timing.例文帳に追加

カメラインターフェイス部は、カメラ制御部からの設定内容および制御内容をカメラデバイスに設定し、またカメラデバイスから取り込んだ画像データを保存し、間引きタイミング外のタイミングでDMA転送でメモリ４に書き込むためのバッファリングを行う。 - 特許庁

A communicator chip 2 as an interface for connecting calculation nodes in parallel comprises: communication means 6 to 9; a DMA transfer sequencer 10; an on-chip router 11; and a memory 12.例文帳に追加

計算ノードを並列接続する際のインタフェースとなるコミュニケータチップ２は、通信手段６〜９、ＤＭＡ転送シーケンサ１０、オンチップルータ１１、およびメモリ１２を備える。 - 特許庁

The signal group exchange between a host port interface unit and the memory unit is executed by direct transfer, and the DMA controller prevents collision of the signal group transfer.例文帳に追加

ホスト・ポート・インターフェース・ユニットとメモリ・ユニットとの信号群交換は直接転送によって行われ、ＤＭＡコントローラは、信号群転送が衝突するのを防止する。 - 特許庁

A serial interface 16 and a DMA 17 transfer a program controlling rewriting of a flash memory 12 from an exterior device 30 to a RAM 14 in an early state.例文帳に追加

シリアルインターフェース１６およびＤＭＡ１７は初期状態において、外部装置３０からＲＡＭ１４にフラッシュメモリ１２の書き換えを制御するプログラムを転送する。 - 特許庁

This printer has: an interface 15 as a data inlet/outlet; an I/F bridge part 16 bridging communication data; and a bus master 19 managing DMA control.例文帳に追加

印刷装置は、データ入出口となるインターフェース１５と、通信データを橋渡しするＩ／Ｆブリッジ部１６と、ＤＭＡ制御を司るバスマスタ１９とを備えている。 - 特許庁

A medium processor 30 is provided with a processor core 1, a DMA controller 2, a D/A converter 3, an A/D converter 4, an interface 5, a main memory 6, a local bus 7, and a global bus 8.例文帳に追加

メディアプロセッサ３０には、プロセッサコア１、ＤＭＡコントローラ２、Ｄ／Ａコンバータ３、Ａ／Ｄコンバータ４、インターフェース５、主メモリ６、ローカルバス７、及びグローバルバス８が設けられる。 - 特許庁

The first processor issues a command to the DMA controller, to transfer the processing data received from the communication interface to the second memory, based on the size data stored in the first memory.例文帳に追加

第１プロセッサは、第１メモリに格納されたサイズデータに基づき、ＤＭＡコントローラに対して、通信インターフェイスにより受信された処理用データを第２メモリに転送する命令を発行する。 - 特許庁

A CPU 5 has both function of directly issuing an external bus access request to an external memory interface 3 and function of issuing a DMA (Direct Memory Access) transfer request to a DMAC (Direct Memory Access Controller) 4.例文帳に追加

ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁

A CPU 5 comprises both a function for directly issuing an external bus access request to an external memory interface 3 and a function for performing a DMA transfer request to a DMAC 4.例文帳に追加

ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁

The input buffer DMA-transfers, through the input interface, received data to the memory; when the data does not reach the maximum packet size, the input buffer generates an interrupt signal 2 indicative of the completion of reception.例文帳に追加

入力バッファは、入力インターフェースを介して受信したデータをメモリにＤＭＡ転送し、データが最大のパケットサイズに満たないときは、受信の終了を示す割り込み信号(2)を発生する。 - 特許庁

A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.例文帳に追加

プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁

The system includes at least one flash memory chip for storing data, at least one flash controller to control the flash memory chip comprising a DMA interface including output DMA request signals which turns active when the system is in a state executable of DMA data transfer, and at least one micro controller to make the flash memory chip and control and data signals of the flash controller active.例文帳に追加

データを格納するための少なくとも１個のフラッシュメモリチップと、フラッシュメモリチップを制御するための少なくとも１個のフラッシュコントローラであって、システムがＤＭＡデータ転送を実行できる状態になったときにアクティブになる出力ＤＭＡ ＲＥＱＵＥＳＴ信号を含むＤＭＡインタフェースを有するフラッシュコントローラと、フラッシュメモリチップと前記フラッシュコントローラの制御およびデータ信号をアクティブにするための少なくとも１個のマイクロコントローラと、を含むシステム。 - 特許庁

To reduce the cost by dispensing with complicated hardware by providing a direct memory access (DMA) auxiliary processor in a system for transmitting a display data of a medium scale liquid crystal display (LCD) through a CPU interface.例文帳に追加

中規模ＬＣＤの表示データをＣＰＵインターフェースで転送するシステムにおいて、ＣＰＵによる転送を行なうとシステムに大きな負荷がかかり、自動転送による転送を行なうと複雑なハードウエアが必要となる。 - 特許庁

The MAC hardware 1 has a frame transmitting part 10, a frame receiving part 11, an internal bus arbitration circuit 12, an address control part 13, a DMA interface 14 for external bus, a control register 15 and an internal bus 16.例文帳に追加

ＭＡＣハードウェア１は、フレーム送信部１０と、フレーム受信部１１と、内部バス調停回路１２と、アドレス制御部１３と、外部バス用ＤＭＡインターフェース１４と、制御レジスタ１５と、内部バス１６とを備える。 - 特許庁

Therefore, when performing data access to dispersed addresses at random, the external bus access request is directly issued to the external memory interface 3, and when performing a block transfer of data or a page swap requested by a virtual storage management mechanism, an efficient access to the external memory 50 is possible by issuing the DMA transfer request to the DMA 4.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

In an ASIC which incorporates a MAC 1 as a network interface and a DMA controller 5 and has a function for accessing a memory 10 shared with a system through the DMA controller 5, a function is included which extracts a source address in the frame if the received frame is a status request frame, or outputs a request signal to a corresponding circuit block if a hardware reply is required.例文帳に追加

ネットワークインターフェースとしてＭＡ１とＤＭＡコントローラ５を内蔵し、ＤＭＡコントローラ５を介しシステム共有のメモリ１０にアクセスする機能を有するＡＳＩＣにおいて、受け取ったフレームがステータス要求であった場合にフレーム内の送信元アドレスを抽出し、ハードウェア応答が必要な場合には該当回路ブロックに要求信号を出力する機能を有する。 - 特許庁

This data transfer device is composed such that IO access data on a host bus 3 connecting a host CPU 1 and an image processing device 40 is transferred, on an internal local bus 20 of the image processing device 40 by DMA transfer system to a memory 27 via a memory interface 23.例文帳に追加

ホストＣＰＵ１と画像処理装置４０を接続するホストバス３上のＩＯアクセスデータを、画像処理装置４０の内部ローカルバス２０上にＤＭＡ転送方式により、メモリーインターフェース２３経由でメモリ２７に転送するように構成する。 - 特許庁

To provide a host interface circuit capable of remarkably reducing the signal transition of an external address from an external host control device to reduce the power consumption and restricting the complication of the software processing of the external host control device by adding a simple address generating circuit to an interface circuit for transmitting the data through a bus controller circuit of the external host control device without using a DMA controller and a memory bus.例文帳に追加

ＤＭＡコントローラやメモリバスを必要とせずに外部ホスト制御装置のバスコントローラ回路経由でデータの送受信を行うインターフェース回路に対して、簡単なアドレス生成回路を付加することにより、外部ホスト制御装置からの外部アドレスバスの信号遷移を大幅に削減して電力消費を軽減且つ外部ホスト制御装置のソフトウェア処理の複雑化を抑制したホストインタフェース回路を提供する。 - 特許庁

When the frame transmitting part 10 and the frame receiving part 11 exchange data with the internal bus arbitration circuit 12 and the internal bus arbitration circuit 12 exchanges the data with the DMA interface 14 for external bus, the data is transmitted/received by a data format by unit of cluster comprised of a header of four byte, an address of four byte and data of 16 byte.例文帳に追加

フレーム送信部１０及びフレーム受信部１１が内部バス調停回路１２との間でデータをやり取りしたり、内部バス調停回路１２が外部バス用ＤＭＡインターフェース１４との間でデータをやり取りしたりする際には、４バイトのヘッダと、４バイトのアドレスと、１６バイトのデータとからなるクラスタ単位のデータフォーマットで送受信する。 - 特許庁

This input-output controller 4 compares a transfer information space defining part to which the address area of a main storage device 3 is set with the address of a transfer destination from an input-output device interface 5 to the main storage device, decides whether the written content of a DMA transfer instruction is a transfer information part or a data part and generates a write sequence guarantee instruction.例文帳に追加

入出力制御装置４は、主記憶装置３のアドレス領域が設定される転送情報空間定義部と、入出力デバイスインタフェース５から主記憶装置に対する転送先のアドレスを比較し、ＤＭＡ転送指示の書込み内容が転送情報部であるか、または、データ部であるか判定し、書き込み順序保証命令を生成する。 - 特許庁

Therefore, efficient access to an external memory 50 can be performed by directly issuing the external bus access request to the external memory interface 3 in a case such as random data access to discrete addresses, and issuing the DMA transfer request to the DMAC 4 in a case such as block transfer of data or page swapping requested by a virtual storage management mechanism.例文帳に追加

従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 - 特許庁

A RAM controller 2124 generates a data packet to be transferred, corresponding to an image process from image data stored in a RAM 2002 for the unit of a block, the generated same data packet is read out multiple number of times, according to the image process, and DMA transfer of the data packet is performed to an image output interface 2113 of an image processing part 2162.例文帳に追加

ＲＡＭコントローラ２１２４がＲＡＭ２００２に記憶される画像データから画像プロセスに応じた転送すべきデータパケットをブロック単位に生成し、該生成される同一のデータパケットを画像プロセスに応じて複数回読み出して、画像処理部２１６２の画像出力インタフェース２１１３にＤＭＡ転送する構成を特徴とする。 - 特許庁

A switching request signal of a reading frequency is outputted from a CPU interface control part 20, a switching response signal synchronized with a display frame signal is outputted to the medium control part 11 in response to the switching request signal, accordingly reading from the buffer 11A and switching of the frequency are performed, thus DMA transfer of the image information is performed synchronized with display timing and successful display is performed.例文帳に追加

ＣＰＵインターフェイス制御部２０からは読み出し周波数の切換要求信号が出力され、これに応答して表示フレーム信号に同期した切換応答信号が媒体制御部１１に出力され、これによってバッファ１１Ａからの読み出しと周波数の切換が行われるので、画像情報は表示タイミングに同期してＤＭＡ転送でき、良好な表示がなされる。 - 特許庁