「Field- effect transistors」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To laminate field effect transistors, while suppressing deterioration of crystallinity of semiconductor layers on which the field effect transistors are formed.例文帳に追加

電界効果型トランジスタが形成される半導体層の結晶性の劣化を抑制しつつ、電界効果型トランジスタを積層する。 - 特許庁

ANALOG SWITCH INCLUDING TWO COMPLEMENTARY MOS ELECTRIC FIELD EFFECT TRANSISTORS例文帳に追加

二つの相補形ＭＯＳ電界効果トランジスタを含むアナログスイッチ - 特許庁

The first and second field-effect transistors constitute a current mirror circuit.例文帳に追加

第１及び第２の電界効果トランジスタはカレントミラー回路を構成する。 - 特許庁

The gate terminals of the field effect transistors FET1, 2 are grounded through respective resistors.例文帳に追加

ＦＥＴ１，２のゲート端子はそれぞれ抵抗を介して接地される。 - 特許庁

The semiconductor device includes a plurality of field effect transistors provided on an insulating layer, and a plurality of memory elements provided on a plurality of field effect transistors.例文帳に追加

絶縁層上に設けられた複数の電界効果トランジスタと、複数の電界効果トランジスタ上に設けられた複数の記憶素子とを有する。 - 特許庁

The semiconductor device includes a plurality of field-effect transistors which are respectively stacked with a planarization layer interposed therebetween over a substrate having an insulating surface, in which semiconductor layers in the plurality of field-effect transistors are separated from semiconductor substrates.例文帳に追加

また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。 - 特許庁

The delay insertion gate includes two field effect transistors and a current mirror.例文帳に追加

遅延挿入ゲートは、２つの電界効果トランジスタおよびカレント・ミラーを含む。 - 特許庁

OR CIRCUIT CONSISTING OF FIELD-EFFECT TRANSISTORS AND POWER SUPPLY USING IT例文帳に追加

電界効果トランジスタで構成したＯＲ回路およびそれを用いた電源回路 - 特許庁

To enhance the current driving capability of field-effect transistors.例文帳に追加

電界効果トランジスタの電流駆動能力の向上（ドレイン電流の増加）を図る。 - 特許庁

A high-frequency semiconductor switch 10 includes a plurality of field effect transistors 50.例文帳に追加

高周波半導体スイッチ１０は、複数の電界効果型トランジスタ５０を有する。 - 特許庁

The H bridge has four field effect transistors and out of these, a first transistor of the two field effect transistors is connected to a common terminal and a second terminal is connected to a lamp.例文帳に追加

Ｈブリッジは４つの電界効果トランジスタを有し、そのうち２つの電界効果トランジスタの第１の端子が共通端子に、第２の端子がランプに接続される。 - 特許庁

To provide a semiconductor memory in which n-channel type field effect transistors and p-channel type field effect transistors from memory cells respectively and a word line can be shared by the cells.例文帳に追加

ｎチャンネル型電界効果トランジスタとｐチャンネル型電界効果トランジスタとでメモリセルをそれぞれ形成し、ワード線を共用可能な半導体記憶装置を提供する。 - 特許庁

A sampling circuit is composed of a p-type channel and n-type channel field effect transistors (FET).例文帳に追加

サンプリング回路はｐチャネル及びｎチャネル電界効果トランジスタ（ＦＥＴ）で構成される。 - 特許庁

To provide a new circuit configuration of a reception input protecting circuit utilizing FETs (field effect transistors).例文帳に追加

ＦＥＴを利用した受信入力保護回路の新しい回路構成を提供する。 - 特許庁

A switch circuit 3 is composed of two field effect transistors FET1 and FET2.例文帳に追加

スイッチ回路部３を２つの電界効果トランジスタＦＥＴ１，ＦＥＴ２によって構成する。 - 特許庁

The source follower circuit includes: a source follower circuit section comprising field effect transistors (M1, M2); and a current mirror circuit section comprising field effect transistors (M3, M4, M5).例文帳に追加

このソースフォロア回路は、電界効果型トランジスタ（Ｍ１，Ｍ２）によって構成されるソースフォロア回路部と、電界効果型トランジスタ（Ｍ３，Ｍ４，Ｍ５）によって構成されるカレントミラー回路部と、を備える。 - 特許庁

To provide a circuit for parallel sensing of a current in a field effect transistor that is configured with a circuit comprising only field effect transistors without the need for bipolar devices.例文帳に追加

電界効果トランジスタの電流を並列検知する回路をバイポーラデバイスを用いることなく、FETのみで構成された回路で構成する。 - 特許庁

A driving winding for driving the synchronous rectifying field effect transistors 24, 25 are arranged to the converter transformer, and the synchronous rectifying filed effect transistors 34, 35 are connected between the driving winding and the field effect transistors 24, 25.例文帳に追加

一方、コンバータトランスには同期整流用電界効果トランジスタ２４、２５を駆動するための駆動用巻線を設け、この駆動用巻線と電界効果トランジスタ２４、２５の間に同期整流制御用の電界効果トランジスタ３４、３５を接続する。 - 特許庁

When the first MOS field effect transistors Q1S and the second MOS field effect transistors Q2S are turned on, electric charges accumulated in a drain region of a non-volatile memory cell MC are extracted through the first MOS field effect transistors Q1S and the main bit lines BLM.例文帳に追加

第１のＭＯＳ電界効果トランジスタＱ__１Ｓおよび第２のＭＯＳ電界効果トランジスタＱ_２Ｓをオンすると、不揮発性メモリセルＭＣのドレイン領域に蓄積された電荷が、第１のＭＯＳ電界効果トランジスタＱ_１Ｓおよびメインビット線ＢＬＭを介して引き抜かれる。 - 特許庁

One or more field effect transistors (FETs) 20, 40 can be formed in the SOI substrate.例文帳に追加

１つ以上の電界効果トランジスタ（ＦＥＴ）をＳＯＩ基板中に形成することができる。 - 特許庁

The high frequency switch circuit 130 includes field effect transistors 131, 132, and a detector circuit.例文帳に追加

高周波スイッチ回路１３０は、電界効果トランジスタ１３１、１３２と、検波回路と、を備える。 - 特許庁

The electric field effect transistors and semiconductive parts comprise these new materials.例文帳に追加

本発明はさらに、新規な材料を含む電界効果トランジスタおよび半導電性部品に関する。 - 特許庁

Field- effect transistors and semiconductive components containing the novel polymer are further provided.例文帳に追加

本発明はさらに、新規なポリマーを含む電界効果トランジスタおよび半導電性部品に関する。 - 特許庁

To improve the hot carrier resistance of a semiconductor device provided with a plurality of electric field-effect transistors.例文帳に追加

複数の電界効果トランジスタを備える半導体装置のホットキャリア耐性を向上させる。 - 特許庁

To provide a driving IC or the like that can reduce a noise level regardless to the current ability of a field-effect transistor among field-effect transistors present in an output stage, to which an output control signal is inputted without involving other field-effect transistors.例文帳に追加

出力段にある電界効果トランジスタのうち、出力制御信号が他の電界効果トランジスタを介さずに入力される電界効果トランジスタの電流能力如何に関わらずノイズレベルを低減できる駆動用ＩＣ等を提供すること。 - 特許庁

The transistors 9, 11, for example, can be a III-V compound semiconductor field effect transistors having a source, a drain, and a gate.例文帳に追加

トランジスタ９および１１は、例えば、ソース、ドレインおよびゲートを有するIII−Ｖ化合物半導体電界効果トランジスタであることができる。 - 特許庁

In the negative voltage boosting charge pump circuit, charge transferring transistors and outputting transistors are connected in series at a plurality of the stages, the preceding stage comprises P-channel field effect transistors (P1-P3, ...), and the subsequent stage comprises N-channel field effect transistors (Nm, No).例文帳に追加

本発明に係る負昇圧チャージポンプ回路において、複数段に直列接続された電荷転送用トランジスタと出力用トランジスタのうち、前段側はＰチャネル型電界効果トランジスタ（Ｐ１〜Ｐ３、…）とされており、後段側はＮチャネル型電界効果トランジスタ（Ｎｍ、Ｎｏ）とされている。 - 特許庁

By the above, the field effect transistors Q4 is turned off, the oscillation of an inverter circuit 77 is stopped, and a light emitting tube 18 is turned off.例文帳に追加

電界効果トランジスタQ4がオフし、インバータ回路77の発振は停止し、発光管18は消灯する。 - 特許庁

To provide a semiconductor device that includes field-effect transistors having a structure allowing high-density mounting.例文帳に追加

高密度に搭載可能な構造を有する電界効果トランジスタを備えた半導体装置を提供する。 - 特許庁

FETs (field effect transistors) Q1, Q2 are connected to the relays RY1, RY2 in series, respectively.例文帳に追加

ＦＥＴ（電界効果トランジスタ）Ｑ１，Ｑ２は、リレーＲＹ１，ＲＹ２とそれぞれ直列に接続されている。 - 特許庁

The electric field effect transistors Q1 and Q2 are housed in the same package with four pin terminals so as to prepare a switching chip.例文帳に追加

電界効果トランジスタQ1，Q2を４ピン端子の同一パッケージに収容したスイッチング用チップとしている。 - 特許庁

As the result, field-effect transistors Q2, Q3 are broken, and the operation of the discharge lamp lighting circuit 20 is made to be stopped.例文帳に追加

その結果、電界効果トランジスタQ2，Q3を破壊し、放電灯点灯回路20の動作を停止させる。 - 特許庁

An integrated circuit device is constituted by integrating a plurality of insulated gate type field effect transistors.例文帳に追加

本発明は、絶縁ゲート型電界効果トランジスタを複数個集積して成る集積回路装置とする。 - 特許庁

The electric potential of the gate of field effect transistors Q4 and Q5 are lowered down as low as the electric potential of a negative electrode of a full-wave rectifying circuit 74 in compliance with the turn-off of a Zener diode ZD3 and a field effect transistor Q7 and turn-on of a field effect transistor Q8.例文帳に追加

ツェナダイオードZD3がオフして電解トランジスタQ7がオフし、電界効果トランジスタQ8がオンすることにより電界効果トランジスタQ4および電界効果トランジスタQ5のゲートが全波整流回路74の負極の電位に落ちる。 - 特許庁

N channel field effect transistors M1, M3, M4, M5 and P channel field effect transistors M2, M6, M7, M8 constituting a charge pump circuit are mounted on a supporting substrate such that they are bent in the channel direction.例文帳に追加

チャージポンプ回路を構成するＮチャンネル電界効果型トランジスタＭ１、Ｍ３、Ｍ４、Ｍ５およびＰチャンネル電界効果型トランジスタＭ２、Ｍ６、Ｍ７、Ｍ８がチャネル方向に曲げられるように支持基板上に搭載する。 - 特許庁

The control circuit is composed to control the two field-effect transistors, in the sense of a fadeover between two final states, in each of which one of the field-effect transistors is off and the other is on.例文帳に追加

制御回路は、電界効果トランジスタの一方がオフで、もう一方がオンになる、２種類の最終状態の間を、２つの電界効果トランジスタがフェードオーバの意味で制御を行うように構成されている。 - 特許庁

To obtain an epitaxial wafer for field effect transistors with a semi-insulating GaAs substrate structure in which the back-gate effect of a GaAs FET is suppressed.例文帳に追加

ＧａＡｓＦＥＴのバックゲート効果を抑制した半絶縁性ＧａＡｓ基板構造の電界効果トランジスタ用エピタキシャルウェハを得る。 - 特許庁

Amplifying elements Q1 and Q2 are gallium arsenide field effect transistors or gallium arsenide high-electron-mobility transistors and constitute an input-stage amplifying circuit.例文帳に追加

増幅素子Ｑ１及びＱ２はガリウム砒素電界効果トランジスタ或いはガリウム砒素高電子移動度トランジスタであり、入力段増幅回路を構成する。 - 特許庁

To manufacture a plurality of field effect transistors in different voltage resistances of a gate insulating film with the simplified process on the occasion of providing the same transistors on the same substrate.例文帳に追加

同一基板上にゲート絶縁膜の耐圧の異なる複数の電界効果型トランジスタを設ける際に、これを簡便なプロセスで作製する。 - 特許庁

To integrate high-speed, low power-consumption transistors, in particular, field-effect transistors having strained Si for their channels, with a heterobipolar transistor.例文帳に追加

高速、低消費電力のトランジスタ、特にひずみＳｉをチャネルとして有する電界効果トランジスタ、およびヘテロバイポーラトランジスタを集積化することを目的とする。 - 特許庁

As a result, a plurality of field effect transistors 223 can share the P type shallow well region 212.例文帳に追加

したがって、複数の電界効果トランジスタ２２３は、Ｐ型の浅いウェル領域２１２を共通にすることができる。 - 特許庁

A fluorescent lamp L1 is lighted at high frequency by the alternating on-off operation of the first and the second field-effect transistors Q1, Q2.例文帳に追加

第１および第２の電界効果トランジスタQ1，Q2を交互にオン、オフして、蛍光ランプFLを高周波点灯させる。 - 特許庁

The transmission and reception n-channel MOS field-effect transistors are formed in a silicon-on-insulator (SOI) structure.例文帳に追加

送信と受信とのｎチャネル型ＭＯＳ電界効果トランジスタは、シリコンオンインシュレータ(ＳＯＩ)構造で形成される。 - 特許庁

Drains of the field-effect transistors M3 and M4 are connected to the storage nodes N1 and N2 and sources are connected to a ground potential.例文帳に追加

電界効果トランジスタＭ３，Ｍ４のドレインは記憶ノードＮ１、Ｎ２に、ソースは接地電位に接続されている。 - 特許庁

To provide a novel semiconductor device provided with a plurality of field effect transistors (FET) in a silicon-on-insulator (SOI) structure.例文帳に追加

シリコン・オン・インシュレータ構造において複数電界効果トランジスタを備える新規な半導体デバイスを提供する。 - 特許庁