| 例文 |
In2を含む例文一覧と使い方
該当件数 : 126件
A third switch driving signal IN3 is input to the third transistor M3 to turn ON the third transistor M3 at a slightly earlier point in time than when complementary switch driving signals IN1 and IN2 are input to drive the first and second transistors M1 and M2.例文帳に追加
そして、第1及び第2のトランジスタM1,M2に相補のスイッチ駆動信号IN1,IN2を入力して駆動するよりも少し早いタイミングで、第3のトランジスタM3に第3のスイッチ駆動信号IN3を入力してオンさせる。 - 特許庁
The respective input terminals IN1 and IN2 of the logic inversion circuits 10a, 10b, 10c and 10d are connected to the respective output terminals OUT of the logic inversion circuits 10b/10c, 10c/10d, 10d/10a, and 10a/10b.例文帳に追加
論理反転回路10a、10b、10c、10dのそれぞれの入力端子IN1とIN2は、論理反転回路10bと10c、10cと10d、10dと10a、10aと10bのそれぞれの出力端子OUTに接続される。 - 特許庁
On the other hand, current _αIp which is a part of the current Ip to be provided to the input terminal IN1 is extracted from the input terminal IN2 so that current which is caused to flow into the capacitive element 32 becomes smaller than current which flows through the resistive element 32.例文帳に追加
一方、入力端IN2からは、入力端IN1に与えられる電流Ipの一部である電流αIpを抜き取り、容量素子32に流れ込む電流が、抵抗素子32を流れる電流よりも小さくなるようにする。 - 特許庁
When a switch SW provided in a differential amplifier part 4 on the side of an input line IN2 is controlled to be off by a control circuit, an oscillation circuit composed of the differential amplifier part 4, a transistor Tr3 and a parallel resonance circuit 5 is oscillated.例文帳に追加
差動増幅部4の入力線IN2側に設けられたスイッチSWが、制御回路によりオフ状態に制御されると、差動増幅部4,トランジスタTr3及び並列共振回路5により構成される発振回路が発振動作する。 - 特許庁
A level shift circuit has a latch circuit 1 that comprises transistors P1, P2, N1, and N2 and is operated by a high supply voltage VDDH, and an invertor INV1 that is connected between the input terminals IN1 and IN2 in the latch circuit 1 and is operated by a low supply voltage VDDL (<VDDH).例文帳に追加
トランジスタP1,P2,N1,N2からなり高電源電圧VDDHで動作するラッチ回路1と、そのラッチ回路1の入力端子IN1とIN2の間に接続され低電源電圧VDDL(<VDDH)で動作するインバータINV1とを有する。 - 特許庁
The comparator circuit includes: a comparator CMP1; signal supply terminals IN1, IN2 for introducing an external signal to input terminals of the comparator CMP1; and a capacitor C1 located between the input terminal (+) of the comparator CMP1 and the signal supply terminal IN1.例文帳に追加
比較器CMP1と、その比較器CMP1の入力端子に外部からの信号を導くための信号供給端子IN1、IN2とを設け、比較器CMP1の一方の入力端子(+)と信号供給端子IN1の間にコンデンサC1を設ける。 - 特許庁
In the loop filter 30A equipped with a capacitive element 31 and a resistive element 32 which are connected in series, an input terminal IN1 is provided on the side of the resistive element 32 and an input terminal IN2 at a connection location of the capacitive element 31 and the resistive element 32.例文帳に追加
直列に接続された容量素子31および抵抗素子32を備えたループフィルタ30Aにおいて、抵抗素子32側に入力端IN1を設けるとともに、容量素子31と抵抗素子32との接続箇所に入力端IN2を設ける。 - 特許庁
The driving circuit has a function which cuts off driving outputs (OUT1, OUT2) of the power semiconductor element when overcurrent is detected at the power semiconductor element, and outputs an Fo signal to the MCU to cut off input signals (IN1, IN2) to the driving circuit.例文帳に追加
前記駆動回路は、電力半導体素子での過電流を検知すると、前記電力半導体素子の駆動出力(OUT1,OUT2)を遮断し、更に当該駆動回路への入力信号(IN1,IN2)を遮断するためにFo信号をMCUに出力する機能を有する。 - 特許庁
The transmitter receiver 20 has a constant current circuit 22 in which a current having a quantity varying with the logical level of a signal IN2 flows and a current difference compensating circuit 24 which compensates the difference between the current flowing in the constant current circuit 22 and the current flowing through the transmission line 30.例文帳に追加
送受信装置20は、信号IN2の論理レベルに応じて変化する量を有する電流が流入する定電流回路22と、定電流回路22に流入する電流と伝送線路30を流れる電流との差分を補償する電流差補償回路24とを備えている。 - 特許庁
A microcomputer 110 switches the current direction of the relay switches 50, 60 and decides that the relay switch 50, 60 is faulty if the terminal voltage data of the DC motor M to the input terminals IN1, IN2 thereof does not correspond to the conduction stop state to the DC motor M.例文帳に追加
マイクロコンピュータ110は、リレースイッチ50、60の電流方向を切替え、その入力端子IN1、IN2への直流モータMの端子電圧データが直流モータMへの通電停止状態に対応しないとき、リレースイッチ50、60が故障していると判定する。 - 特許庁
The DC/DC converter 12 includes a first voltage (V_1) side port IN1, a second voltage (V_2) side port IN2 and a third voltage (V_3) side port OUT.例文帳に追加
DC/DCコンバータ12は、第1電圧(V_1)側ポートIN1と、第2電圧(V_2)側ポートIN2と、第3電圧(V_3)側ポートOUTとを有し、異なるタイミングで第1電圧V_1を第3電圧V_3に昇圧する動作と、第2電圧V_2を第3電圧V_3に降圧する動作とを実行する。 - 特許庁
Input to the engine system is set with changing from an initial value to a plurality of set values IN1, IN2,... in order, after input to the engine system is set to an initial value IN0 and the engine system gets in a stable state, and output from the engine system at that time is detected successively.例文帳に追加
エンジンシステムへの入力を初期値IN0に設定しエンジンシステムが定常状態になった後に、エンジンシステムへの入力を初期値から複数の設定値IN1,IN2,…に順次変更して設定すると共に、このときのエンジンシステムからの出力を逐次検出する。 - 特許庁
When a FAX signal is detected from a reception input signal IN1 or an addition signal IN2' by FAX signal detection parts 21, 22, frequencies in frequency bands of a transmission signal and a reception signal outside a frequency band of the FAX signal are cut by LPFs 26, 27.例文帳に追加
FAX信号検出部21,22により、受話入力信号IN1や加算信号IN2’からFAX信号が検出されると、FAX信号の周波数帯域外における送話信号及び受話信号の周波数帯域内における周波数がLPF26,27によりカットされる。 - 特許庁
In this second test, the value the output cell CO1 retains is made to output to the output cell CO1 of the first device, and then, after the lapse of the reciprocal of the second frequency, the value input from an input terminal IN2 of the second device is made to be fetched to the input cell CI2 of the second device.例文帳に追加
この第二の検査では、第一デバイスの出力セルCO1に、出力セルCO1が保持する値を出力させ、第2周波数分の一時間経過後、第二デバイスの入力セルCI2に、その第二デバイスの入力端子IN2から入力される値を取り込ませる。 - 特許庁
A burn-in device 1 sets an electric power source and a GND at 0 V, a control signal-1 (IN1 terminal) at 5 V, and a control signal-2 (IN2 terminal) at 0 V respectively, in a pretest before a burn-in test, to be output to a burn-in substrate 2, and monitors a monitor output (Monitor terminal).例文帳に追加
バーンイン試験行う前のプリテストにおいて、バーンイン装置1は電源及びGNDを0V、制御信号1(IN1端子)を5V、制御信号2(IN2端子)を0Vに設定してバーンイン基板2に出力し、モニター出力(Monitor端子)を監視する。 - 特許庁
In this first inspection, the value which an output cell CO1 retains is made to be output to the output cell CO1 of a first device; and then after the elapsed time of the reciprocal of a first frequency, the value input from an input terminal IN2 of a second device is made to be fetched to the input cell CI2 of the second device.例文帳に追加
この第一の検査では、第一デバイスの出力セルCO1に、出力セルCO1が保持する値を出力させ、第1周波数分の一時間経過後、第二デバイスの入力セルCI2に、その第二デバイスの入力端子IN2から入力される値を取り込ませる。 - 特許庁
A third choke coil CH1-3 similar to the first toroidal coil CH1-1 and a fourth choke coil CH1-4 similar to the second toroidal coil CH1-2 are connected in series between a second input terminal IN2 and a second output terminal OUT2.例文帳に追加
また、第1のトロイダルコイルCH1−1と同様の第3のチョークコイルCH1−3と、第2のトロイダルコイルCH1−2と同様の第4のチョークコイルCH1−4とが、第2の入力端子IN2と第2の出力端子OUT2との間に直列接続されている。 - 特許庁
Alternatively, a linear interpolation circuit 14 performs interpolation between an Rin signal received from an in1 terminal and a delayed Rin signal received from an in2 terminal with a lag of 1 line behind the Rin signal, and a shading section 17 performs shading correction and dust detection for the interpolated image data.例文帳に追加
あるいは、線形補間回路14により、in1端子から入力されるRin信号と、Rin信号が1ライン遅延されてin2端子から入力される遅延Rin信号間について補間処理がなされ、補間処理された画像データについて、シェーディング部17で、シェーディング補正及びゴミ検知が行われる。 - 特許庁
The input selector circuit is constituted of clocked inverters CI1, CI2, CI3, intermediate node wires NET1, NET11, inverters INV0, INV1, INV2, INV3, a p-channel MOS transistor P3, input terminals IN1, IN2, IN3, an output terminal OUT, and selection terminals SEL1, SEL2, SEL3.例文帳に追加
クロックドインバータCI1、CI2及びCI3と、中間ノード配線NET1及びNET11と、インバータINV0、INV1、INV2及びINV3と、Pチャネル型MOSトランジスタP3と、入力端子IN1、IN2及びIN3と、出力端子OUTと、選択端子SEL1、SEL2及びSEL3と、から構成される。 - 特許庁
A communication passage 20 returning exhaust gas after combustion to the intake port In2 from the exhaust port Out2, a flow regulating valve 12 regulating flow rate of exhaust gas passing through the communication passage 20, and a heat reservoir 21 provided between the exhaust valve VO and an inlet 20e of the communication passage 20 are provided.例文帳に追加
更に、燃焼後の排気ガスを排気ポートOut2から吸気ポートIn2へ戻す連絡通路20と、前記連絡通路20を通過する排気ガスの流量を調整する流量調整弁12と、前記排気弁VOと前記連絡通路20の入口20eとの間の位置に設けられた蓄熱体21と、を備える。 - 特許庁
First current (Ip/10) is given to a first input end IN1 connected to one end of the first capacitive element 31 and second current (Ip/10) is given to a second input end IN2 connected to the other end of the first capacitive element 31 to thereby make the first capacitive element 31 compact.例文帳に追加
前記第1の容量素子31の一端に接続された第1の入力端IN1に第1の電流(Ip/10)を与え、前記第1の容量素子31の他端に接続された第2の入力端IN2に第2の電流(Ip/10)を与えることにより、第1の容量素子31の小型化が図られる。 - 特許庁
In states other than the bootstrap state, the output OUT (n+1) of a rear stage (n+1) is supplied as an input IN2, by the operation of an initial state establishing circuit 21, the gage potential of the MOS transistor Qp15 is set to a VSS potential, and the gate potential of the MOS transistor Qp16 is set to a VDD potential.例文帳に追加
また、ブートストラップ状態以外では、入力IN2として後段(n+1)の出力OUT(n+1)が与えられることで、初期状態確定回路21の作用により、MOSトランジスタQp15のゲート電位をVSS電位に設定し、MOSトランジスタQp16のゲート電位をVDD電位に設定する。 - 特許庁
When a transistor 67 is turned off, a failure detecting means 43 detects failure of an input circuit 40a from the type of signals inputted to input ports IN0, IN1 and detects failure of an input circuit 40b based on the fact whether the input signals to IN2, IN4 and IN3, IN5 match each other or not at an identical moment of time.例文帳に追加
故障検知手段43は、トランジスタ67をOFF状態としたときに、入力ポートIN0,IN1に入力される信号の種類により入力回路40aの故障を検知し、同一時点におけるIN2とIN4及びIN3とIN5の入力信号が一致する否かにより入力回路40bの故障を検知する。 - 特許庁
In the power unit 1, an activation inverter 16 to be connected to an input terminal IN2 connected to the power generating unit 3 is set, allowing the power from a fly-wheel type power reservoir 12 to be supplied from the activation inverter 16 to the power generating unit 3, thereby the activation time of the power generating unit 3 can be shortened.例文帳に追加
電源装置1において、発電装置3と接続された入力端子IN2と接続する起動用インバータ16が設置されることで、停電時において、フライホイール式電力貯蔵器12からの電力を起動用インバータ16から発電装置3に供給し、発電装置3の起動時間を短縮することができる。 - 特許庁
A PD 3 for receiving optical signals is provided in one input IN1 while another dummy PD 4 not entering beams at all is provided in the other input IN2 of a parallel feedback differential amplifier circuit A1, so that two PDs may be monolithically formed also meeting the same bias requirement for avoiding the band deterioration by balancing the capacitance at the differential inputs.例文帳に追加
並列帰還型差動増幅回路A1の一入力IN1には、光信号を受信する受信用PD3を設け、他方の入力IN2には、光を入射しないダミーPD4を設け、これ等両PDをモノリシックにて形成しかつ同一バイアス条件とすることで、差動入力容量のバランスをとって帯域劣化をなくす。 - 特許庁
The mixer circuit includes: a down-conversion circuit 21 for output of currents Ida, Idb based on composite signals obtained by compositing RF signals IN1, IN2 to local signals IN_lop, IN_lon; and an active highpass filter 22 for removing a low-frequency component of the composite signal and for output of transmission signals OUT1, OUT2.例文帳に追加
本発明にかかるミキサ回路の一態様は、RF信号IN1、IN2とローカル信号IN_lop、IN_lonとを合成した合成信号に基づく電流Ida、Idbを出力するダウンコンバージョン回路21と、合成信号の低周波成分を除去して伝送信号OUT1、OUT2を出力するアクティブハイパスフィルタ22と、を有する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|