「LOGIC」に関連した英語例文の一覧と使い方(78ページ目) - Weblio英語例文検索

The number of re-access times to a cache line stored in the data cache memory is calculated by a logic circuit 350.例文帳に追加

また、データキャッシュメモリに格納したキャッシュラインに再度アクセスした回数を、論理回路３５０で算出する。 - 特許庁

The third logic gate G3 generates an up signal UP_A based on a plurality of internal up signals up1-up2.例文帳に追加

第３論理ゲートＧ３は、複数の内部アップ信号ｕｐ１〜ｕｐ２にもとづきアップ信号ＵＰ＿Ａを生成する。 - 特許庁

Therefore, a plurality of logic values can be written respectively in a plurality of memory cells with one time write-in operation.例文帳に追加

このため、１回の書き込み動作で複数の論理値を複数のメモリセルにそれぞれ書き込むことができる。 - 特許庁

The method obtains a logic topology comprising branches and nodes on the basis of an active optical path arrangement comprising a plurality of optical paths.例文帳に追加

複数の光パスからなる現用光パス配置から、枝及び節点で構成される論理トポロジを得る。 - 特許庁

a branch of symbolic logic dealing with propositions as units and with their combinations and the connectives that relate them 例文帳に追加

主題を単位として処理し、それらに関係した組み合わせと接続語と関連させる連結語の語派 - 日本語WordNet

a system of symbolic logic that represents individuals and predicates and quantification over individuals (as well as the relations between propositions) 例文帳に追加

個々を表わし断定する記号論理学、および個々における量化のシステム（提案の関係と同様に） - 日本語WordNet

Using.properties files is a good way to keep the logic of your code separate from the text that appears in the user interface of your application.例文帳に追加

.properties ファイルを使用すると、コードのロジックと、アプリケーションのユーザーインタフェースに表示するテキストを分離できます。 - NetBeans

You can use Grails as a standalonedevelopment environment that hides all configuration details or integrate your Java business logic.例文帳に追加

Grails は、構成の詳細がすべて隠されたスタンドアロンの開発環境として使用でき、Java ビジネスロジックを統合できます。 - NetBeans

To eliminate inconvenience such as rotational fluctuation accompanying change over of control logic and materializing optimum torque control.例文帳に追加

制御ロジックの切換に伴う回転変動などの不都合を解消し、ひいては最適なトルク制御を実現する。 - 特許庁

The first database 80 stores configuration information when setting the hardware module 61 to the logic element 60.例文帳に追加

第１データベース８０はハードウェアモジュール６１を論理エレメント６０に設定するときの構成情報を格納する。 - 特許庁

CMOS GATE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT MOUNTED CHIP, SEMICONDUCTOR DEVICE, AND LOGIC PROCESSOR例文帳に追加

ＣＭОＳゲート回路、半導体集積回路、半導体集積回路搭載チップ、半導体デバイス及び論理処理装置 - 特許庁

At least one packet switch controller includes a programmable application logic to generate packet application data.例文帳に追加

少なくとも１つのパケット交換コントローラは、パケットのアプリケーションデータを生成するプログラム可能アプリケーション論理を含む。 - 特許庁

A scaling device for receiving and scaling a digital image signal includes a scaling module and a data quantity control logic.例文帳に追加

ディジタル画像信号を受信してスケーリングするスケーリング装置は、スケーリングモジュール及びデータ量制御ロジックを含む。 - 特許庁

The logic circuit 37 outputs control waveform based on the detection signals S1, S2, S3 to a drive circuit 38.例文帳に追加

ロジック回路３７は、検出信号Ｓ１、Ｓ２、Ｓ３に基づいた制御波形をドライブ回路３８に出力する。 - 特許庁

To provide a methodology programming the algorithm for solving a problem by using a quantum logic and to provide the algorithm.例文帳に追加

量子論理を使用して問題を解決するためのアルゴリズムをプログラミングする方法論とアルゴリズムを提供する。 - 特許庁

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION例文帳に追加

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 - 特許庁

The system also can include a portlet aggregator linked to the portlet rendering logic so as to communicate with it.例文帳に追加

このシステムはまた、ポートレット・レンダリング・ロジックと通信可能にリンクされたポートレット・アグリゲータも備えることができる。 - 特許庁

Data D1 supplied to a logic circuit 3 are inputted to respective latch units 1a to 1d in parallel.例文帳に追加

ラッチ手段１ａ〜１ｄのそれぞれには、ロジック回路３に入力されるデータＤ１が並列に入力される。 - 特許庁

A variable delay circuit is formed by a plurality of silicon-on-insulator (SOI) logic gates.例文帳に追加

発明の一態様は、複数のシリコンオンインシュレータ（ＳＯＩ）論理ゲートによって形成された回路から構成される。 - 特許庁

The logic circuit (DFF circuit) 6, etc., are composed of two latch circuits 11 and 12 and a clock signal inversion circuit 13.例文帳に追加

ロジック回路（ＤＦＦ回路）６…は、２段のラッチ回路１１，１２と、クロック信号反転回路１３とからなる。 - 特許庁

When stably detecting synchronizing signals for packets, it outputs a LOCK signal to the logic circuit 14.例文帳に追加

また、パケットの同期信号が安定して検出される場合にＬＯＣＫ信号を論理回路１４に出力する。 - 特許庁

To issue an asymmetric instruction to a particular destination without deepening a control logic in a decoding cycle.例文帳に追加

デコードサイクル内での制御論理を深くすることなく非対称命令を特定の発行先に発行可能とする。 - 特許庁

Also, the second wiring 82A connects the power source line 11 to the first node 1 of the general-purpose logic cell 60'.例文帳に追加

また、第２配線８２Ａは、電源線１１と、その汎用ロジックセル６０´の第１のノード１とを接続する。 - 特許庁

A function switching part 14 includes a pair of program elements MC1 and MC2 programmed to different logic values.例文帳に追加

機能切替部１４は、互いに異なる論理値にプログラムされる一対のプログラム素子ＭＣ１、ＭＣ２を有する。 - 特許庁

Also, the output sentence is generated by reversely using the paraphrase from the input sentence to a sentence at a symbolic logic expression level.例文帳に追加

また、入力文から記号論理式レベルの文への言い換えを逆用して、出力文生成を実現する。 - 特許庁

To enable a third person to easily refer to information regarding the function of a logic circuit in a semiconductor device.例文帳に追加

半導体デバイス内の論理回路の機能に関する情報を第三者が容易に参照できるようにする。 - 特許庁

Also, an operation is performed to simplify the logic of the branch condition of the cycle level model on the basis of a simulation profile.例文帳に追加

また、シミュレーションプロファイルを基に、サイクルレベルモデルの分岐条件の論理を簡単化するように動作する。 - 特許庁

To enable a logic analyzer to precisely test the overflow state and the underflow state of a stack memory inside a device under test.例文帳に追加

ロジック・アナライザで、被試験装置内のスタック・メモリのオーバーフロー状態及びアンダーフロー状態を正確に試験する。 - 特許庁

A plurality of detecting circuits are operated with different timing mutually and detect voltage of a first node as a logic value.例文帳に追加

複数の検出回路は、互いに異なるタイミングで動作し第１ノードの電圧を論理値として検出する。 - 特許庁

The MCU implements logic which selectively turns on and off the resistor R4 cooperating with the 2nd and 3rd resistors.例文帳に追加

MCUは、第２及び第３抵抗と協働する抵抗R4を選択的に作動及び不作動化するロジックを実行する。 - 特許庁

The register stores an address outputted from the read control logic and data outputted from the S box.例文帳に追加

レジスタは読み出し制御ロジックから出力されたアドレス及びＳボックスから出力されたデータを貯蔵する。 - 特許庁

Database describing and identifying each of the digital images obtained in the logic block 1405 are created.例文帳に追加

論理ブロック１４０５で得られたディジタル画像の各々について記述して識別するデータベースが生成される。 - 特許庁

To provide a semiconductor device comprising 2 transistor 1 capacitor type memory cells having high compatibility with logic process.例文帳に追加

ロジックプロセスとの整合性がよい、２トランジスタ−１キャパシタ型のメモリセルを有する半導体装置を提供する。 - 特許庁

This logic automatically traverses the tree in response to the selection of an object displayed on the screen by the user.例文帳に追加

該ロジックは、画面上に表示された対象をユーザーが選択するのに応答して自動的に木を横断する。 - 特許庁

Thus, the maximum wiring length of the wiring inside the logic block is shortened and the target delay is easily achieved.例文帳に追加

これにより論理ブロック内配線の最大配線長が短くなり目標ディレイの達成が容易になる。 - 特許庁

Physically, the high level register bank is placed closer to functional logic which receives inputs from the registers.例文帳に追加

物理的には、高レベルのレジスタ・バンクが、そのレジスタから入力を受ける機能的ロジックに近接して設けられる。 - 特許庁

LOW VOLTAGE DIFFERENTIAL SIGNAL INTERFACE INCORPORATED WITH PHASE LOCKED LOOP CIRCUIT USED IN A PROGRAMMABLE LOGIC DEVICE例文帳に追加

プログラム可能なロジックデバイス内で使用するための位相ロックループ回路を組み込む低電圧差動信号インタフェース - 特許庁

To provide a technique ensuring logical verification without redesigning a logic verification object board.例文帳に追加

論理検証対象ボードを再設計することなく、論理検証を行うことを可能とする技術を提供する。 - 特許庁

To implement interaction with a user from any parts inside of the server process logic in a three-layer client server system.例文帳に追加

３層クライアント・サーバシステムにおいて、サーバ処理ロジック内部の如何なる箇所からでもユーザとの対話を実現する。 - 特許庁

To provide a system and a method for reducing influences of logic operation on a phase-locked loop (PLL) circuit.例文帳に追加

フェーズロックループ（ＰＬＬ）回路に対するロジックの動作の影響を弱めるためのシステム及び方法を提供する。 - 特許庁

Consequently multilayer logic results ultra-high on-chip transistor density by using nanowire Si/Ge TFETs.例文帳に追加

これにより、多層ロジックは、ナノワイヤＳｉ／ＧｅＴＦＥＴを用いることで、非常に高いオンチップトランジスタ密度となる。 - 特許庁

SEMICONDUCTOR MEMORY PROVIDED WITH REFRESH LOGIC CIRCUIT AND METHOD FOR REFRESHING STORAGE CONTENTS OF SEMICONDUCTOR MEMORY例文帳に追加

リフレッシュ論理回路を有する半導体メモリ装置並びに半導体メモリ装置の記憶内容のリフレッシュ方法 - 特許庁

DEVICE AND METHOD FOR DESIGNING LOGIC CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND COMPUTER READABLE STORAGE MEDIUM例文帳に追加

論理回路設計装置，論理回路設計方法，半導体集積回路及びコンピュータ読み取り可能な記憶媒体 - 特許庁

LOGIC CIRCUIT MODULE AND METHOD FOR DESIGNING SEMICONDUCTOR INTEGRATED CIRCUIT USING THE SAME AS WELL AS SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

論理回路モジュール及びこれを用いた半導体集積回路の設計方法並びに半導体集積回路 - 特許庁

The processing circuit executes processing such as the arithmetic logic operation while executing the instruction of DCT coefficient coding.例文帳に追加

ＤＣＴ係数符号化の命令を実行する間、並行して算術論理演算などの処理を実行する。 - 特許庁