「LOGIC」に関連した英語例文の一覧と使い方(196ページ目) - Weblio英語例文検索

To provide a communication equipment capable of securing the service quality of packets different in attributes coexisting on data links and shortening the transmission waiting delay time of a preferential transmission packet while guaranteeing the transmission data amount of each of plural statistically multiplexed logic data links without impairing the flexible routing function of a packet repeater in the communication equipment using the plural data links of different characters to be connected to the equipment of the same party.例文帳に追加

同一相手装置に接続する性質の異なった複数のデータリンクを使用する通信装置において、パケット中継装置の柔軟なルーティング機能を損なうことなく、データリンク上に混在する属性の異なるパケットのサービス品質を確保することが可能な、また統計多重化された複数の論理データリンクにおいて、各データリンクの送信データ量を保証しつつ、優先送信パケットの送信待ち遅延時間を短縮することが可能な通信装置を提供すること。 - 特許庁

To go to the extreme, the logic was that poorly-performing companies would be culled by the market so any mess left afterwards should be mopped up by the judicial system-I remember clearly that such discussions took place. Based on my experience working as a lecturer at a university in the United States, I acknowledge that the United States and Japan are indeed two different countries, with one example being the extremely large number of independent administrative commissions in the United States. Japan had created a hundred and several dozens of independent administrative commissions during General MacArthur's era. 例文帳に追加

むしろきちんとやれない企業は市場が淘汰するんだ、後始末は司法ですればいいという、極端な話、そこまでの論議があったのも私はよく覚えておりまして、私はアメリカの大学の先生もしていましたけれども、アメリカと日本というのはやはり違う国ですし、例えば一例を挙げれば独立行政委員会、あれはアメリカは非常に多いですね。日本はマッカーサーの時代に独立行政委員会を百数十個つくったのです。 - 金融庁

A system comprises: a plurality of electronic components 91 to 93 that are powered by a power source 90, and each of the components is associated with each of power cap; and logic 109 configured to monitor power consumption of the electronic components over a certain period and dynamically adjust at least one power cap associated with at least one of the electronic components 91 to 93 on the basis of the monitored power consumption.例文帳に追加

電源（９０）により給電され、各々の電力上限値にそれぞれ関連付けられる複数の電子的構成要素（９１〜９３）と、電子的構成要素の消費電力を或る期間にわたってモニタするとともに、モニタされた消費電力に基づいて電子的構成要素（９１〜９３）のうちの少なくとも１つに関連する少なくとも１つの電力上限値を動的に調整するように構成されているロジック（１０９）とを備えているシステム。 - 特許庁

The constitution data blocks of the field programmable logic 6 divided into independently reconstitutable blocks are stored in a memory 8 for constitution data storage, and a reconstitution control part 7 reads constitution data blocks 13 out of the memory 8 one by one in order and selects and reconstitutes the constitution data blocks 13 requested to be reconstituted according to the constitution data header parts 15 of the read constitution data blocks 13.例文帳に追加

独立に再構成可能なブロックに分割されたフィールドプログラマブルロジック６の構成データブロック１３を構成データ格納用メモリ８に格納しておき、再構成制御部７により、構成データ格納用メモリ８からフィールドプログラマブルロジック６の構成データブロック１３をブロック単位で順次読み出し、その読み出した構成データブロック１３の構成データヘッダ部１５のヘッダ情報から、再構成を要求する構成データブロック１３を選択して再構成を行うように構成する。 - 特許庁

This device comprises bit lines, plural word lines arranged perpendicularly to these bit lines, plural memory cells arranged respectively at intersection regions of the bit lines and the word lines, a storing circuit having at least two latches latching data, and a program data discriminating circuit setting the bit lines to either of program voltage and program prohibiting voltage depending on a logic state of data latched by the latch by programming operation.例文帳に追加

ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも２つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。 - 特許庁

The semiconductor device capable of radio communication includes: an antenna circuit; a first demodulation signal generator circuit for demodulating signals having a modulation index of 95 to 100%; a second demodulation signal generator circuit for demodulating signals having the modulation index of 95 to 100% and signals having the modulation index of 10 to 30%; and a logic circuit for selecting either one of the demodulated signals from the first and the second demodulation signal generator circuits.例文帳に追加

無線通信可能な半導体装置に、アンテナ回路と、変調度が９５％以上１００％以下の信号を復調する第１の復調信号生成回路と、変調度が９５％以上１００％以下の信号及び変調度が１０％以上３０％以下の信号を復調する第２の復調信号生成回路と、第１及び第２の復調信号生成回路からの復調信号のいずれかを選択する論理回路と、を設ける。 - 特許庁

In the Muromachi and Sengoku (warring states) periods, the Imperial Court and the Muromachi bakufu were in severe financial difficulties, and as a result, the reisen as a gratuity was expected to be presented as a condition for receiving the documents of awarding government posts and official positions as well as of the tsugime ando (receiving again the ando-jo, or document to authorize the ownership and control of the shoryo, or territory, in case of appointment of Shogun); before long, the logic was changed, and whether the documents were issued or not came to depend on the amount of the reisen presented. 例文帳に追加

室町時代・戦国時代(日本)の朝廷・室町幕府の財政基盤が大変弱かった事から、官職・役職への補任や継目安堵（将軍の就任に際して引き続き所領安堵の安堵状を得る事）の文書発給条件として謝礼としての礼銭の献上が期待されるようになり、いつしか論理がすり替わって礼銭の献上の多寡によって発給の是非が決定されるようになっていったのである。 - Wikipedia日英京都関連文書対訳コーパス

A method of establishing a reference bit in the bit pattern includes: identifying a series of bit sequences in the bit pattern including all bit sequences having the largest number of consecutive bits with a common logic state; and assigning a reference bit on the basis of one bit sequence in the series when the series includes only one bit sequence.例文帳に追加

上述した課題は、ビットパターンに基準ビットを設定するための方法であって、共通の論理状態を有する連続したビットの最大個数を有するすべてのビットシーケンスを含む一続きのビットシーケンスを前記ビットパターンにおいて識別すること、及び、前記一続きのビットシーケンスが、ビットシーケンスを２つ以上含まない場合、前記一続きのビットシーケンスにおける１つのビットシーケンスに基づいて基準ビットを割り当てること、を含むビットパターンに基準ビットを設定するための方法等により解決することができる。 - 特許庁

In the programmable logic controller having a CPU module for writing the firmware listed in a firmware list into a target module, the CPU module has: a CF card storing the firmware and the firmware list; a firmware information acquisition part reading the firmware and the firmware list from the CF card; and a write information creation part creating module write information based on the firmware and write information described in the firmware list acquired by the firmware information acquisition part.例文帳に追加

ターゲットとなるモジュールにファーム・リストにリスト化されたファームウェアを書き込むＣＰＵモジュールを備えたプログラマブル・ロジック・コントローラにおいて、 前記ＣＰＵモジュールは、 前記ファームウェア及び前記ファーム・リストが記憶されたＣＦカードと、 このＣＦカードから前記ファームウェア及び前記ファーム・リストを読み出すファーム情報取得部と、 このファーム情報取得部が取得した前記ファーム・リストに記述された書き込み情報とファームウェアに基づいてモジュール書き込み情報を作成する書き込み情報作成部と を備える。 - 特許庁

(iii) The technology (excluding programs) necessary for the design or manufacture of, among microprocessors, microcomputers, or microcontrollers, wherein the bit count of the access width of logic-operations is 32 or more, those having a composite theoretical performance of 530 Mtops per second or more (depending on the types listed in the middle column in the appended table 1, the performance of each shall be listed in the right column of the same table). However, among integrated circuits that fall under any of Article 6, item (i), (c) through (k), the technology necessary for the design or manufacture of those that fall under the following (a) and (b) shall be excluded. 例文帳に追加

三　マイクロプロセッサ、マイクロコンピュータ又はマイクロコントローラであって、論理演算ユニットのアクセス幅のビット数が三十二以上のもののうち、複合理論性能（別表第一の中欄に掲げるものの種類に応じて、それぞれ同表の下欄に掲げるものとする。）が一秒につき五三〇メガ演算以上のものの設計又は製造に必要な技術（プログラムを除く。）。ただし、第六条第一号ハからルまでのいずれかに該当する集積回路のうち、次のイ及びロに該当するものの設計又は製造に必要な技術を除く。 - 日本法令外国語訳データベースシステム

The programmable integrated circuit device includes: the register configured to store a value of at least one bit, which is coupled to an applied voltage source; the overvoltage detection circuitry configured to detect a voltage produced by the applied voltage source and generate an overvoltage signal if the detected voltage is greater than or equal to a trigger voltage; and the logic circuitry configured to clear the register in response to the generated overvoltage signal.例文帳に追加

少なくとも１ビットの値を格納するように構成されているレジスタであって、該レジスタは、印加された電圧源に結合されている、レジスタと、過電圧検出回路であって、該過電圧検出回路は、該印加された電圧源によって発生された電圧を検出することと、検出された電圧がトリガー電圧よりも高いか、または等しい場合に、過電圧信号を生成することとを行うように構成されている、過電圧検出回路と、ロジック回路であって、該ロジック回路は、該生成された過電圧信号に応答して、該レジスタをクリアにするように構成されている、ロジック回路とを含む、プログラマブル集積回路デバイス。 - 特許庁

Then came the sweeping trend of neo-conservatism, which was maximized under Mr. Koizumi and Mr. Takenaka, who encouraged the government to give approval to as many applicants as possible. The extreme logic at the time was to leave the consequences up to courts. This tended to be close to the American model, where, in a nutshell, approval is given to as many applicants as possible provided that minimum requirements are met, and the success and failure of a company is entirely dependent on its own efforts, and to go to the extreme, if the company violates any laws or regulations, it is the role of the courts to deal with such consequences. I remember that was certainly the trend back then. 例文帳に追加

それから特に、ざっと新保守主義的な流れが来まして、特にこれは小泉さん、竹中さんみたいにマキシマムになったと思いますが、許可したい人はできるだけ政府は許可しなさいと。その後の事後処理は当時の極端な論理としては、私も裁判所にすればいいのだと。これはどちらかというとアメリカ型の、要するに、できるだけ入り口は最低限の要件さえ満たしておけば、それを許可して、それがうまくその企業がいくかいかないかは、まさにその企業の自己努力であって、そして、もし法令違反のことがあったりしたら、それは結果ですから、極端な話、それはもう裁判所の役割だという時代の流れが確かにありましたよ、私もよく覚えています。 - 金融庁

A control signal generation logic 18 outputs an address control signal for memory access of an IC simple substance corresponding to the area designated by the means 19 based on an address generated by the generators 14 and 15 when the address produced by the counter 12 exists in the area.例文帳に追加

６４Ｍ，１６Ｍビットの各メモリＩＣの組合せであるメモリ２０のメモリマップ上の、１６ＭビットＩＣ領域を示す領域Ｎｏ．１を異種メモリ領域として、また、該メモリマップの最上位アドレスの位置に増設したメモリＩＣのアドレスをアクセス開始アドレスとして設定したＣＰＵ１９；該アクセス開始アドレスから、メモリマップ上のアドレスを生成するアドレスカウンタ１２；それが生成するアドレスに従って、６４Ｍ，１６Ｍビット各ＩＣ用の各アドレスを生成するアドレス生成１４，１５；カウンタ１２が生成するアドレスがＣＰＵ１９の領域Ｎｏ．１のとき１６Ｍビット用のアドレスに基づいて、そうでないときは６４Ｍビット用のアドレスに基づいてメモリアクセス用の制御信号を生成する領域判定１３および信号発生１８；を備える。 - 特許庁

The control data of the second logic level deciding that the write control voltage is not applied to the bit line is stored in a data storage circuit other than the data storage circuit in which externally inputted control data are stored.例文帳に追加

電荷蓄積層を有するメモリセルが行列を形成しマトリクス状に配置されたメモリセルアレイと、それぞれがそれぞれの行を形成する前記メモリセルに共通に接続される複数のワード線と、それぞれがそれぞれの列を形成する前記メモリセルに共通に接続される複数のビット線と、前記ワード線を選択し書き込み電圧を印加する手段と、選択されたワード線に接続される前記メモリセルの前記電荷蓄積層に電荷蓄積を行うための書き込み制御電圧を前記ビット線に印加するか否かを決める第１の論理レベルあるいは第２の論理レベルの制御データを記憶する、それぞれがそれぞれのビット線に設けられた複数のデータ記憶回路と、を具備し、外部から入力された制御データが記憶される前記データ記憶回路以外の前記データ記憶回路に、前記ビット線に前記書き込み制御電圧を印加しないように決める前記第２の論理レベルの制御データを、内部で記憶させる。 - 特許庁

b) Microprocessors, microcomputers, microcontrollers, programmable ROM that can electronically delete programs (including flash memory), static RAM, and devices using storage elements that employ compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, those using neural networks, custom integrated circuits (excluding those for which it is possible to determine whether or not they are goods that fall under any of (c) through (h), or (k), or those for which it is possible to determine whether or not they are goods falling under any of the goods in the middle column of rows 5 through 15 of the appended table 1 of the Export Order; hereinafter the same shall apply in this Article) or FFT processors that fall under any of the following categories (excluding those designed for use in other goods 例文帳に追加

ロ　マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、プログラムを電気的に消去することができるプログラマブルロム（フラッシュメモリーを含む。）、スタティック式のラム、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路若しくは光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路（ハからチまでのいずれか若しくはルに該当する貨物であるかどうかの判断をすることができるもの又は輸出令別表第一の五から一五までの項の中欄のいずれかに該当する貨物に使用するように設計したものであるかどうかの判断をすることができるものを除く。以下この条において同じ。）又はＦＦＴプロセッサであって、次のいずれかに該当するもの（他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム

I do not think there are any inconsistencies in the logic. If my memory serves me correctly, the “pay-off” scheme was established around 1971—back then, many banks went bankrupt. In my personal experience, while I served as Minister in the Second Hashimoto Cabinet from 1997 to 1998, Hokkaido Takushoku Bank went bankrupt, Yamaichi Securities collapsed, and dozens of financial institutions failed in Japan at the time. As depositors were extremely anxious back then due to the collapse of many financial institutions, the government decided not to implement the “pay-off” scheme between 1996 and March 2002 despite the existence of legal provisions. Today, financial conditions have somewhat settled since the collapse of Ashikaga Bank, and Japan’s financial climate is calm on the whole, notwithstanding the Lehman Brothers shockwave on a global scale. At the end of the day, I believe depositors need to choose banks based on the principle of self-responsibility. At the same time, there is one thing I would like to emphasize especially to top management executives—the borrowers. They should feel very sorry to depositors if the “pay-off” scheme is implemented. Individuals with 10 million yen in deposits plus interest who are entitled to receive provisional payback under the Deposit Insurance Act will ultimately have the amount reduced to a certain extent, thereby causing substantial trouble to depositors. In that sense, all top management executives and others involved in the management of Japanese financial institutions should re-acknowledge the gravity of their management responsibility for financial business. 例文帳に追加

私は、論理的に矛盾はしていないというふうに思っています。やはり、このペイオフというのは、たしか1971年ぐらいにこの制度ができたのだと思いますが、ペイオフはあのとき、たくさんの銀行がつぶれましたし、私自身も1997年から98年まで第二次橋本内閣の閣僚でございましたが、あのときも北海道拓殖銀行が倒産しまして、それから山一証券が破綻しまして、まさにあの時期、数十の金融機関が日本国で破綻したわけでございますからね。そのとき、ご存じのように、当時非常に預金者の不安があり、たくさんの金融機関が破綻いたしましたので、ペイオフは1996年から2002年３月まで、法律上は（記載が）あっても、ペイオフを実施はしないということを、政府として決定されたわけでございますが、今は金融状態もご存じのように、足利銀行以来、ある程度落ち着いておりますし、世界的にはリーマン・ショックというのがございましたが、日本は金融の全体的な情勢が落ち着いておるということは皆さんもご存知だと思いますので、やはり私は、預金する方もきちっと自己責任においてどういう銀行かというのを選ぶ必要があると。そして同時に、私は特に経営者の方にも強調したい。ペイオフになったら（預金者の方に対して）大変申しわけないわけですよ。1,000万円プラス利子以上の方が、この預金保険法によって概算払いができて、後から幾らかは減りますから、そういったことで非常に預金者の方にご迷惑をかけるわけですから、そういった意味でも、私は日本の金融機関のすべての経営者、経営に携わっている人に改めて、金融業はそれほど重たいものであるという経営責任をきちっと分かっていただきたい。 - 金融庁