「LOGIC」に関連した英語例文の一覧と使い方(188ページ目) - Weblio英語例文検索

In a second mode, the transfer logic 42 stores the data words from the register bank in the memory in response to the storage instruction for specifying the even- numbered pieces of the data words and stores the format data from the format register in the memory together with the even-numbered pieces of the data words from the register bank in response to the storage instruction for specifying the odd-numbered pieces of the data words.例文帳に追加

第二モードで転送論理４２は偶数個のデータワードを指定する記憶命令に応答してレジスタバンクからのデータワードをメモリに記憶させ、奇数個のデータワードを指定する記憶命令に応答してレジスタバンクからの偶数個のデータワードとともにフォーマットレジスタからのフォーマットデータを、メモリに記憶させる。 - 特許庁

And a mode, to which the element can be adaptive by a voltage signal given to the mode logic control terminal 24 of the photodetector 12 and a voltage signal given to the mode control terminal 23, can be selected freely so that the photodetector 12 of one kind can be adaptive to chip sets in which a kind of mode, the number, and the order are different respectively.例文帳に追加

そして、モードの種類、数、順序がそれぞれ異なるチップセットに対し１種類の受光素子１２で対応できるように、受光素子１２のモードロジック制御端子２４に与えられる電圧信号と、モード制御端子２３へ与えられる電圧信号とにより対応可能なモードを自由に選択できるようにした。 - 特許庁

3) At the starting point of the determination tree of GHS 3.5.5.1, “Decision Logic of Substances 3.5.1”, “Does the substance have data on mutagenicity?” is written, and the data on mutagenicity here means mutagenicity tests or genotoxicity tests in vivo which are generally used in principle, and are usually available as the data set including tests in vitro.例文帳に追加

3) GHS 3.5.5.1「物質の判定論理 3.5.1」の判断樹の出発点において、“当該物質に変異原性に関するデータがあるか？”とあるが、ここでいう変異原性に関するデータとは、原則として、汎用されている in vivo の変異原性試験あるいは遺伝毒性試験であり，通常 in vitro 試験を含んだデータセットとして入手される。 - 経済産業省

This semiconductor device 100 includes: a first transistor 120 formed in the DRAM region 200, and including a first source/drain region 126 containing arsenic and phosphorus as impurities; and a second transistor 140 formed in the logic region 210, and including a second source/drain region 146 containing at least arsenic as an impurity.例文帳に追加

半導体装置１００は、ＤＲＡＭ領域２００に形成され、不純物としてヒ素とリンとを含む第１のソースドレイン領域１２６を含む第１のトランジスタ１２０と、ロジック領域２１０に形成され、不純物として少なくともヒ素を含む第２のソースドレイン領域１４６を含む第２のトランジスタ１４０とを含む。 - 特許庁

Fichte, having first by the inexorable logic of his understanding proved himself to be a mere link in that chain of eternal causation which holds so rigidly in Nature, violently broke the chain by making Nature, and all that it inherits, an apparition of his own mind. 22 例文帳に追加

フィヒテは、まずは、その理知力の冷徹な論理によって、自分自身が自然の中で厳格に成り立つ永遠に続く因果関係の連鎖の単なる連結環にすぎないことを証明しておいて、自然とそれが継承しているすべてのものが、自分自身の精神の幻影だとすることで、連鎖を荒々しく引きちぎりました[22]。 - John Tyndall『英国科学協会ベルファースト総会での演説』

In a semiconductor device typified by a non-contact ID chip, by inputting an alternating signal inputted from an antenna to a charge pump circuit as it is or through a logic circuit, a charge pump can operate with such a stabilized frequency that a clock frequency is not affected by variations of elements and the ambient temperature, so that a stabilized boosting becomes possible.例文帳に追加

非接触型ＩＤチップに代表される半導体装置において、アンテナから入力された交流信号をそのまま、または論理回路を介して、チャージポンプ回路に入力することによって、クロック周波数が素子のばらつきや、周囲温度の影響をうけない安定した周波数で、チャージポンプが動作可能になり、安定な昇圧が可能になる。 - 特許庁

Advanced management module services in a data processing system are configured to determine the system load and provide an input to the early power off warning detection logic that evaluates the power system state to detect a condition when power resources are insufficient to maintain the write caching storage system power within defined acceptable limits.例文帳に追加

データ処理システム内の拡張管理モジュール・サービスは、システム負荷を決定し、入力を早期電源オフ警告検出論理に供給するように構成され、この検出論理が電力システム状態を評価し、書込みキャッシング記憶システム用の電力を所定の許容限度内に維持するのに電力リソースが不十分である場合の条件を検出する。 - 特許庁

The system comprises an RFID device that generates a starting signal that indicates an order for purging data of a data storage device in response to receipt of an RFID signal, and a control means that responds to the starting signal received from the RFID device to call up a logic to start a physical purge of the data of the data storage device.例文帳に追加

ＲＦＩＤ信号の受信に応答してデータ・ストレージ・デバイスのデータをパージするための命令を表す起動信号を生成するＲＦＩＤデバイスと、データ・ストレージ・デバイスのデータの物理的なパージを開始するためのロジックを呼び出すためにＲＦＩＤデバイスから受信された起動信号に応答する制御手段とを備える。 - 特許庁

Upper 2 or 3 metal levels and related vias are mask- programmable, and an interconnection from a mask-programmable upper level to the lower standard cell logic is carried out by using a normal array-like conductor via scattered in the entire standard cell array and a rising output terminal producing a loop structure completed with a program level.例文帳に追加

上位２または３金属レベル及び関連するバイアはマスクプログラム可能であり、マスクプログラム可能上位レベルからその下の標準セル論理への相互接続は、標準セルアレイ全体に散在する通常のアレイ状コンダクタバイア及びプログラムレベルによって完成するループ構造を生成する上昇した出力端子を使用して行われる。 - 特許庁

To provide a semiconductor integrated circuit device having a test function capable of testing process operations by use of a various-purpose logic tester when testing the semiconductor integrated circuit device in a semiconductor integrated circuit device for processing a data signal while inputting a data signal in response to a high-speed clock.例文帳に追加

本発明は、高速のクロックに対応したデータ信号が入力されるとともに該データ信号を処理する半導体集積回路装置において、該半導体集積回路装置をテストする際に汎用のロジックテスタを使用してその処理動作のテストを行うことが可能なテスト機能を有する半導体集積回路装置を提供することを目的とする。 - 特許庁

This semiconductor integrated circuit brings an operation for the CMOS transistor of a NAND circuit 4 into an off-state by changing a logic of a node A using a state setting signal inputted into a state setting terminal ST and a NAND circuit 3a, and makes an electric power source current flow in the CMOS transistor.例文帳に追加

本発明に係る半導体集積回路は、状態設定端子ＳＴに入力される状態設定信号とＮＡＮＤ回路３ａとを用いて、ノードＡの論理を変化させてＮＡＮＤ回路４のＣＭＯＳトランジスタの動作をオフ状態とするとともに、上記ＣＭＯＳトランジスタに電源電流が流れるように設定する。 - 特許庁

The logic circuit portion of the microprocessor has a floating body region and an NFET, formed in a crystal orientation SOI silicon region 330 and a PFET formed in a crystal orientation bulk silicon region, and the SRAM memory portion has an NFET, formed in the crystal orientation SOI silicon region and a PFET formed in the crystal orientation silicon region.例文帳に追加

マイクロプロセッサの論理回路部分は浮遊ボディ領域を有し結晶方位ＳＯＩシリコン領域３３０に形成されたＮＦＥＴと結晶方位バルク・シリコン領域に形成されたＰＦＥＴを有し、ＳＲＡＭメモリ部分は結晶方位ＳＯＩシリコン領域に形成されたＮＦＥＴと結晶方位シリコン領域に形成されたＰＦＥＴを有する。 - 特許庁

Individual series include the voting logic controller on the basis of a pair of redundant microprocessor, which each has voting processor receiving partial reactor trip signal or partial safety startup signal from each of process protection pair and producing medium reactor trip signal or medium safety startup signal corresponding to the partial signals from a predetermined number of protection pairs.例文帳に追加

列の各々は、一対の冗長なマイクロプロセッサを基部とする投票論理制御部を含み、それらの各々は、プロセス保護対の各々から部分原子炉トリップまたは部分安全始動信号を受取り、予め決められた数の保護対からの部分信号に応答して中間原子炉トリップまたは中間安全始動信号を生成する投票プロセッサを有する。 - 特許庁

To provide a JTAG test system which enables even a test data collection section such as a logic analyzer whose trace quantity is not so much to collect sufficient data, by converting serial data into parallel data, and is capable of shortening a final analysis time sharply, by performing a part of analysis of trace data in real time during the data collection.例文帳に追加

シリアルデータをパラレルデータに変換することによりトレース量がそれほど多くないロジックアナライザなどのテストデータ収集部でも十分なデータを収集できるようにするとともに、トレースデータの解析の一部をデータ収集中にリアルタイムで行うことにより、最終的な解析時間を大幅に短縮できるＪＴＡＧテストシステムを提供すること。 - 特許庁

The system includes a memory for describing storage units of a circuit, the memory maintaining states of the storage units and identifying distributed segments comprising combination logic separated by the storage units; and a plurality of processing units, each for simultaneously simulating at least one of the segments in accordance with the maintained states.例文帳に追加

システムは回路の貯蔵ユニットを記述する少なくとも１つのメモリと、メモリは、貯蔵ユニットの状態を維持し、貯蔵ユニットによって分離した組み合わせロジックを含む複数の分配されたセグメントを認識し、そして維持された状態によってそれぞれが複数のセグメントのうちの少なくとも１つを同時にシミュレーションする複数のプロセッシングユニットを含む。 - 特許庁

In addition, when a plurality of tracing modules are provided in the data processor, the plurality of tracing modules generate a trace signal in combination with a single tracing stream with bandwidth narrower than maximum bandwidth, obtained by integrating individual tracing streams generated by the plurality of tracing modules by funnel logic in the embodiment of the present invention.例文帳に追加

さらに、複数のトレースモジュールがデータ処理装置内に設けられた場合には、本発明の実施例では、ファンネル論理によって、複数のトレースモジュールによって生成された個々のトレースストリームを集約した最大帯域幅よりも狭い帯域幅をもつ単一のトレースストリームと組み合わせて、複数のトレースモジュールによってトレース信号を生成できるように構成する。 - 特許庁

In the cooling mechanism, the air taken in from the front of the memory control unit 1 progresses to the back side of the memory control unit 1, the air which progressed to the back side rises, the rising air rises further while it cools the logic substrate 25 to which the air moreover rises, and the rising air is discharged from the back of the memory control unit 1.例文帳に追加

その冷却機構は、記憶制御装置１の正面から取込まれた空気が記憶制御装置１の背面側へと進み、その背面側へと進んだ空気が上昇し、その上昇した空気が立てられた論理基板２５を冷却しつつ更に上昇し、上昇した空気が記憶制御装置１の背面から排出されるようになっている。 - 特許庁

The game machine comprises: a hammer for hitting the game ball to a prescribed game area; the hitting motor for operating the hammer by being rotated; an original point detection means for detecting the preset original point angle of the hitting motor; and a hitting control means constituted of the logic circuit and for controlling the operation of the hitting motor.例文帳に追加

遊技球を所定の遊技領域に発射することが可能な槌と、回転することで槌を作動させることが可能な発射モータと、予め設定された発射モータの原点角度を検出することが可能な原点検出手段と、ロジック回路から構成され、発射モータの動作を制御する発射制御手段とを設ける。 - 特許庁

In this control unit, a finite state machine is manufactured from plural control sub-units 2, and each sub-unit 2 is made correspond to one logic combination network, and each unit in plural control sub-units 2 is independently connected with an arbitrating block 3 so that information related with a state available in the future can be offered, and a present state command can be received.例文帳に追加

このユニットは、前記有限ステートマシンが複数の制御サブユニット（２）から製造され、各サブユニット（２）が１つの論理組み合わせネットワークに対応し、前記複数の制御サブユニット（２）内の各ユニットが独立して仲裁ブロック（３）に接続されており、将来の可能なステートに関する情報を提供し、現在のステートコマンドを受けるようになっている。 - 特許庁

In a cache memory, when column address signals CA0-CAn specifying a defective column of a tag memory 1 are inputted, a control circuit 5 non-activates the tag memory 1, while controls a switching circuit 4, and couples a spare data input/output terminal SDQ2 of a data memory to a data bus DB1 between the tag memory 1 and a logic circuit 3.例文帳に追加

キャッシュメモリにおいて、制御回路５は、タグメモリ１の不良列を指定する列アドレス信号ＣＡ０〜ＣＡｎが入力された場合は、たとえばタグメモリ１を非活性化させるとともに切換回路４を制御して、データメモリのスペアデータ入出力端子ＳＤＱ２をタグメモリ１とロジック回路３の間のデータバスＤＢ１に結合させる。 - 特許庁

The control system capable of internally constructing a plurality of control groups includes a device definition unit 12 and a control logic definition unit 13 capable of setting a specification of each of the control groups including at least a processing cycle; and a management unit 21 which manages the processing schedule of the control groups according to the priority order of the specifications of the individual groups set thereby.例文帳に追加

複数の制御グループを内部に構築可能な制御システムは、少なくとも処理周期を含む前記制御グループの仕様を設定可能なデバイス定義部１２および制御ロジック定義部１３と、これらにより設定された個々の制御グループの仕様の優先順位に応じて、該制御グループの処理スケジュールを管理する管理部２１とを備える。 - 特許庁

To provide a managing system for logging data, with which log data for controlling the disconnection/connection of a line or fault are preserved for each logic line in spite of the communication quantity of data and the communication order of data on a physical line can be preserved concerning a logging system for communication data to be exchanged under the control of LAN protocol software.例文帳に追加

ＬＡＮプロットコル・ソフトウェアによる制御のもとに交わされる通信データのロギング方式において、各論理回線毎にデータの通信量によらず回線の切断、接続および障害等の制御用のログデータを保存すると共に、物理回線上のデータの通信順序を保存することができるロギングデータの管理方式を提供することを目的とする。 - 特許庁

The data storing circuit comprises first and second sub-data circuits 20, 21 for storing first and second sub-data, detects the write state of a selected memory cell and the logic level of a read signal on a transfer line decided from the second and first sub-data, and changes the first and second sub-data so as to control write when write is sufficient.例文帳に追加

データ記憶回路は、第１、第２のサブデータを記憶する第１、第２のサブデータ回路２０、２１を含み、選択されたメモリセルの書き込み状態と第２、第１のサブデータから決まる転送線上の読み出し信号の論理レベルを検出し、選択されたメモリセルの書き込みが十分であると書き込みを抑制するように第１、第２のサブデータを変更する。 - 特許庁

A logic IC19 outputs normal rotation signals P1, when the normal rotation indicating signals FP1 outputted from a control part 17 are on, opening/closing signals D1 outputted from a first lid switch 11a detecting opening/closing of a lid is on, and overcurrent detecting signals OC outputed from an overcurrent detecting circuit 18 are off.例文帳に追加

ロジックＩＣ１９は、制御部１７から出力される正転指示信号ＦＰ１がオンで、蓋体の開閉を検出する第１の蓋スイッチ１１ａから出力される開閉信号Ｄ１がオンで、過電流検出回路１８から出力される過電流検出信号ＯＣがオフであると、正転駆動信号Ｐ１を出力する。 - 特許庁

A logic controller (100, 102) responds to the combustor fuel injector command signal and the heat valve position command signal and prevents generation of the combustor fuel injector command signal when the heat dump valve is open, and prevents generation of the heat dump valve position command signal when the combustor fuel injector is open.例文帳に追加

論理制御（１００、１０２）は、燃焼器燃料インジェクタコマンド信号及びヒートダンプバルブ位置コマンド信号に応答し、ヒートダンプバルブが開放されている場合、燃焼器燃料インジェクタコマンド信号が生成されることを防止し、燃焼器燃料インジェクタが開放されている場合、ヒートダンプバルブ位置コマンド信号が生成されることを防止する。 - 特許庁

To provide a logic circuit having no defects like in a conventional decoder circuit such as the large capacitance of an input in the conventional decoder circuit, rounded input waveform, large area required for an element separating area, full amplitude of an output caused by a PN configuration and a muck time required for reaching the threshold of a driver.例文帳に追加

従来のデコーダ回路における入力部のゲート容量が大きいこと，入力波形がなまること，素子分離領域が必要となり面積が大となること，ＰＮ構成のため出力がフル振幅となること，ドライバーのしきい値に達するのに時間がかかる等の従来のデコーダ回路の欠点のない論理回路の提供。 - 特許庁

An abnormality decision circuit b2, which is composed of a logic circuit, detects a combination of abnormal state or changes of the heater trigger signal s1 and the conduction detection signal s4, based on the conduction detection signal s4 showing the conduction state of the heater obtained from heater drive circuit b1 and the heater trigger signal, and outputs it as a decision signal s5.例文帳に追加

論理回路で構成される異常判定回路ｂ２は、ヒータ駆動回路ｂ１から得られるヒータ導通状態を示す導通検知信号ｓ４と、ヒータトリガ信号ｓ１とに基づいて、ヒータトリガ信号ｓ１および導通検知信号ｓ４の、正常状態ではあり得ない状態および変化の組み合わせを検出し、判定信号ｓ５として出力する。 - 特許庁

In addition, the system includes: a means (320) to decrypt the encrypted password based on a decryption key corresponding to the application form number, and a decryption logic corresponding to the date and time of the application form to carry out inverse conversion to an actual password; and a means (310) to store the password which is subjected to inverse conversion in a database without displaying it entirely.例文帳に追加

本発明は、さらに、申込書番号に対応する暗号解読キーと申込書の日時に対応する暗号解読ロジックとに基づいて、暗号化されたパスワードを暗号解読して、実際のパスワードに逆変換する手段（３２０）と、逆変換されたパスワードを、一切表示することなくデータベースに格納する手段（３１０）とを備える。 - 特許庁

In the erroneous display preventing method of a plasma display, a read-out data signal is supplied from an initial data holding circuit 12 to a mute signal generating circuit 16 in response to the rising of a logic voltage and also a rising/falling detection signal is supplied from the rising/falling detecting circuit 181 of a driving high voltage circuit 18 to the mute signal generating circuit 16.例文帳に追加

ロジック電圧の立ち上がりに応答して初期データ保存回路１２から読み出しデータ信号がミュート信号発生回路１６に供給されると共に、駆動用高圧回路１８の立ち上がり／立ち下り検出回路１８１から立ち上がり／立ち下り検出信号がミュート信号発生回路１６に供給される。 - 特許庁

In the arithmetic operation apparatus to conduct data transformation processing such as a non-linear transform processing, input bit transition processing is executed in a pre-charge phase wherein all the selector input values comprising the logic circuit are kept at the same value and, after the transition processing is completed, the phase is shifted to an evaluation phase and output bits based on the data transformation processing are generated.例文帳に追加

非線形変換処理などのデータ変換処理を行う演算装置において、論理回路を構成するセレクタ入力値をすべて同一値に維持したプリチャージ・フェーズにおいて入力ビット遷移処理を実行させ、遷移処理終了後にエバリュエーション・フェーズへ移行してデータ変換処理に基づく出力ビット生成を行なう。 - 特許庁

A latch circuit 10 for a scan-path is inserted into a combined circuit deep in logic to be divided into combined circuits 11, 12 having substantially same logical depth between flip flops 1-4 for the scan- path and the latch circuit 10, and a usual flip flop 9 operated in the usual operation is brought into a through condition, so as to shorten a final verifying pattern.例文帳に追加

論理が深い組み合わせ回路にスキャンパス用ラッチ回路１０を挿入して、スキャンパス用フリップフロップ１〜４及びスキャンパス用ラッチ回路１０間の論理の深さが略等しい組み合わせ回路１１、１２に分割すると共に、通常時に動作する通常フリップフロップ９をスルーとすることにより、最終的な検証パタンを短くする。 - 特許庁

The drive part A2 operated with the output signal is equipped with a motor driver 20 as a motor driving means operated with the output signal of a motor drive logic preparing means 19, a motor part 21 as a drive source, a decelerating mechanism 22, and the output shaft 15 of the actuator 13, and they are operated one after another.例文帳に追加

その出力信号により動作する該駆動部Ａ２は前記モータ駆動ロジック生成手段１９の出力信号により動作するモータ駆動手段としてのモータドライバ２０、駆動源としてのモータ部２１、減速機構２２、及び当該電子制御アクチュエータ１３の出力軸１５を備えて構成し、これらを順次動作させている。 - 特許庁

A control circuit generates a block scan clock signal including a shift clock at the same timing when a control signal shows a scan shift period for inputting and outputting data in the scan chain, and generates a block scan clock signal including pulses at different timing for each of the plurality of circuit blocks when the control signal shows a capture period for testing a logic operation of the combination circuit.例文帳に追加

制御回路は、制御信号がスキャンチェーンにデータを入出力するスキャンシフト期間を示すときに、同じタイミングのシフトクロックを含むブロックスキャンクロック信号を生成し、組み合わせ回路の論理動作をテストするキャプチャ期間を示すときは複数の回路ブロック毎に異なるタイミングのパルスを含むブロックスキャンクロック信号を生成する。 - 特許庁

To solve such a problem that a PLC (Programmable Logic Controller) function can only perform sequential control for input/output states basically, and welding output data and robot operation information in a welding robot for performing welding cannot be taken into the sequential control to process with the PLC function, in an industrial robot incorporating the PLC function.例文帳に追加

従来の、ＰＬＣ機能を内蔵している産業ロボットにおいて、ＰＬＣ機能はあくまで入出力状態に関するシーケンス制御を行う機能のみとなっており、溶接を行う溶接ロボットにおける溶接出力データやロボット運転情報をＰＬＣ機能でのシーケンス制御に取り込んで処理するといったことはできない。 - 特許庁

A processor includes: a control register which stores an address based on a page directory corresponding to the address space; a conversion look-aside buffer which includes an entry containing a field of an address space identifier; and an execution logic which executes an "MOV to control register" command in order to switch between the address spaces without flashing the conversion look-aside buffer.例文帳に追加

本発明のプロセッサは、アドレス空間に対応するページディレクトリに基づくアドレスを記憶する制御レジスタ、アドレス空間識別子のフィールドを含むエントリを有する変換ルックアサイドバッファ、及び変換ルックアサイドバッファをフラッシュすることなしにアドレス空間の間で切り替えを行うため、「MOV to 制御レジスタ」命令を実行する実行ロジック、を備える。 - 特許庁

A silicide is prevented from being formed on a dummy gate electrode by using a cap oxide film as a mask, in a forming area of the low voltage MISFET used in a logic circuit or the like, and a forming step is simplified when forming a gate of the low voltage MISFET using a damascene process by a high-k film 18 and a metal gate electrode 20.例文帳に追加

ロジック回路などに使用される低電圧ＭＩＳＦＥＴの形成領域において、キャップ酸化膜をマスクにすることによってダミーゲート電極上にシリサイドが形成されるのを防ぎ、ダマシンプロセスを用いて低電圧ＭＩＳＦＥＴのゲートをｈｉｇｈ−ｋ膜１８およびメタルゲート電極２０で形成する際の形成工程を簡略化する。 - 特許庁

A semiconductor memory includes: a sense amplifier that operates in response to the activation of a sense amplifier enable signal and determines a logic stored in a memory cell depending on a voltage of a bit line which is changed according to a cell current flowing through a real cell transistor; a replica cell transistor connected in series between a first node and a ground line; and a timing generation unit.例文帳に追加

半導体メモリは、センスアンプイネーブル信号の活性化に応答して動作し、リアルセルトランジスタに流れるセル電流により変化するビット線の電圧に応じて、メモリセルに保持されている論理を判定するセンスアンプと、第１ノードと接地線の間に直列に接続されたレプリカセルトランジスタと、タイミング生成部とを有している。 - 特許庁

To provide a driving method of a polyphase motor using simple control logic, capable of suppressing the generation of a start defect even when phase interruption abnormality occurs for a motor requiring the detection of a rotor position and the determination of an output phase corresponding to the rotor position at the start, a polyphase motor driving system, and a heat pump device to which they are applied.例文帳に追加

ロータ位置の検出とロータ位置に応じた出力相の決定が始動時に必要なモータに対して、欠相異常が生じた場合でも始動不良の発生を抑えることができる、簡単な制御ロジックを用いた多相モータの駆動方法、多相モータ駆動システムおよびそれらが適用されているヒートポンプ装置を提供する。 - 特許庁

The receiver is equipped with a skew adjusting portion carrying out deskew processing of the digital data received on the basis of the sample data, an error correcting portion correcting the code of the digital data of each transmission path on which the deskew processing is performed on the basis of the parity data, and a receiving logic executing predetermined processing to the digital data of each transmission path whose code is corrected.例文帳に追加

受信装置は、サンプルデータに基づいて受信されたデジタルデータのディスキュー処理を行うスキュー調整部と、パリティデータに基づいてディスキュー処理の行われた各伝送路のデジタルデータの符号訂正を行うエラー訂正部と、符号訂正された各伝送路のデジタルデータに所定の処理を実行する受信ロジックとを具備する。 - 特許庁

In this case, a raw material supply temperature target value calculation logic 70b calculates a new raw material supply temperature target value on the basis of the heat balance in the reactor using a raw material supply amount result value, the control deviation related to the temperature of the reactor, the control value of a deviation estimated control section and the central value of the control section.例文帳に追加

この際、原料供給温度目標値算出ロジック７０ｂは、原料供給量実績値、反応器温度についての制御偏差、逸脱が予測された管理区間の管理値、および、各管理区間の中央値を用いて、反応器における熱バランスに基づいて、新たな原料供給温度目標値を算出する。 - 特許庁

Specifically, the logic controller 150 is configured to, when the size of the differential area is smaller than a threshold, select the surface electrodes 40a and the back electrodes 40b corresponding to the differential area, and then, apply the writing voltage, by which the white display medium 90W and the black display medium 90B can be driven, to the selected selection electrodes.例文帳に追加

具体的に、ロジックコントローラ１５０は、差分の領域のサイズが閾値よりも小さいとき、差分の領域に対応する表面電極４０ａ及び裏面電極４０ｂを選択し、選択した選択電極に対して白色表示媒体９０Ｗ及び黒色表示媒体９０Ｂを駆動可能な書き込み電圧を印加する。 - 特許庁

A logic controller 150 is configured to, with respect to surface electrodes 40a and back electrodes 40b (selected electrodes in this case) corresponding to a detection position detected by a position detection unit (position detection unit 180, image display panel 100), generate a pulse of potential-HV and pulse width TT_on1 at a pulse interval TT_off1 N_T times.例文帳に追加

ロジックコントローラ１５０は、少なくとも位置検出部（位置検出部１８０、画像表示パネル１００）によって検出された検出位置に対応する表面電極４０ａと裏面電極４０ｂ（この場合の選択電極）に対して、電位−ＨＶ、パルス幅ＴＴ_ｏｎ１のパルスをパルス間隔ＴＴ_ｏｆｆ１でＮ_Ｔ回発生する。 - 特許庁

First rails constituting power mesh wiring are configured (a)to supply power to one or more components of a core logic of the integrated circuit, (b)to be aligned with a first axis of the integrated circuit, and (c) such that the mesh has a uniform voltage gradient from a perimeter of the integrated circuit to a center of the integrated circuit along the first axis.例文帳に追加

パワーメッシュ配線を構成する、第１のレールは、（ａ）集積回路のコアロジックの１つ以上のコンポーネントに電源を供給し、（ｂ）集積回路の第１の軸に対して位置合わせされ、（ｃ）メッシュが第１の軸に沿って集積回路の境界から集積回路の中心に一様な電圧傾度を有するように構成される。 - 特許庁

In the waveform-measuring device, a plurality of cursors having equal intervals, and having the number corresponding to the number of bits of serial data to be measured are displayed, and each interval between the cursors is adjusted corresponding to a bit rate of the serial data, and the cursors are moved, while keeping each interval, and a head cursor is aligned to a start bit of the serial data, and the logic level at each cursor position is measured.例文帳に追加

計測するシリアルデータのビット数に対応する本数を有し、間隔が等しい複数のカーソルを表示し、これらのカーソルの間隔をシリアルデータのビットレートに応じて調整すると共に、その間隔を保ったまま移動して先頭のカーソルをシリアルデータのスタートビットに合わせ、各カーソル位置のロジックレベルを計測する。 - 特許庁

An authentication formula specifying part 302 refers the group authentication logic DB 309a, obtains the registered authentication formula corresponding to a group ID to which a source user device belongs and a resource ID included in authentication instruction information, and specifies an authentication formula (execution authentication formula) performed to the source user device based on the registered authentication formula.例文帳に追加

認証式特定部３０２は、グループ認証ロジックＤＢ３０９ａを参照して、発信元ユーザ装置が所属するグループＩＤと認証指示情報に含まれるリソースＩＤ対応する登録認証式を得て、当該登録認証式から発信元ユーザ装置に対して実施する認証式（実施認証式）を特定する。 - 特許庁