「LOGIC」に関連した英語例文の一覧と使い方(186ページ目) - Weblio英語例文検索

A control logic circuit in a collision alarm system communicates with the sensors and adjusts the vehicle distance by relatively accelerating or decelerating the host vehicle against the preceding vehicle so as to maintain the minimum interval distance based on maximum deceleration, a preceding vehicle speed and a host vehicle speed.例文帳に追加

衝突警報システム内の制御論理回路は前記センサと通信し、最大減速度と先行車両速度とホスト車両速度とに基づいて最小間隔距離を維持するように、先行車両に対して相対的にホスト車両を加速、減速することによって車両距離の大きさを調整する。 - 特許庁

In the work clock setting apparatus provided with a reference input/output system 10 and a work clock generator IC 22, the work clock generator IC 22 is provided with a control logic unit 220, a phase lock circuit frequency development unit 222, a quartz oscillator unit 224, a frequency control unit 226, a memory unit 228, and a detection control unit 230.例文帳に追加

基本入出力システム１０と、ワーク・クロック・ジェネレータＩＣ２２とを備え、その中では、ワーク・クロック・ジェネレータＩＣ２２には、さらに、コントロール・ロジック・ユニット２２０と、フェーズ・ロック回路周波数展開ユニット２２２と、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、メモリ・ユニット２２８と、検出コントロール・ユニット２３０とを備えている。 - 特許庁

When the number of lost times rises above the preset threshold value, it changes the setting of the times it resends the same PDU, so that the receiving probability can be improved by the control protocol in relation to the conditions of logic communication passages even when the traffic volume sharply increases.例文帳に追加

そして、紛失回数があらかじめ設定されたしきい値を超過したときに、再送時の同一プロトコルデータユニットの送信回数の設定変更を行い、制御プロトコルを用いてトラフィックが急激に増大しても、論理通信路の状況に応じて受信確率を向上させることができるよう構成したものである。 - 特許庁

This system has a processing device 200 constituted to control an operation of an image capture appliance 102, a memory 202 including a logic constituted to receive software for aiding communication between the appliance 102 and a device from a software source, and a network interface device 208 for allowing communication of the appliance 102 with a software source.例文帳に追加

アプライアンス１０２の動作を制御するように構成された処理装置２００と、アプライアンス１０２とデバイスとの間の通信を助けるソフトウェアをソフトウェアソースから受信するように構成されるロジックを含むメモリ２０２と、アプライアンス１０２がソフトウェアソースと通信するためのネットワークインタフェース装置２０８とを備える。 - 特許庁

Thus, it is possible to comprehensively and efficiently achieve the look-ahead control logic test of the branch instructions.例文帳に追加

試験命令列生成時に、分岐命令による多重ループ命令列生成手段を設け、分岐命令を分岐あり・なしの両方向実行できるような命令列生成及び分岐ループ回数によって分岐先の命令アドレスの変更を可能とし、分岐命令の先行制御論理試験を網羅的に効率よく行えるようにする。 - 特許庁

A printer 102 has a CPU which performs control so that it is transited from a sleep mode for power saving to a normal operation mode and an interruption controller which inputs a V_BUS signal of a USB as an interruption signal and a digital camera 101 has V_BUS wake up logic which generates pulses by driving the V_BUS signal.例文帳に追加

プリンタ１０２は、省電力のためのスリープモードから通常動作モードへ遷移し得るように制御するＣＰＵと、ＵＳＢのＶ_ＢＵＳ信号を割り込み信号として入力する割り込みコントローラとを有し、デジタルカメラ１０１は、Ｖ_ＢＵＳ信号を駆動してパルスを発生するＶ_ＢＵＳ Ｗａｋｅ ｕｐロジックを有する。 - 特許庁

A bit map data generating section 2B provided in a control device 2 of the IC tester sequentially generates bit map data in accordance with progress of a predetermined address sequence, and further generates a bit map data file by inverting a logic value of the bit map data in accordance with the address obtained by the defect analysis memory retrieval section 3B.例文帳に追加

ＩＣ試験装置の制御装置２に設けられたビットマップデータ作成部２Ｂは、所定のアドレスシーケンスの進行に従ってビットマップデータを順次生成すると共に、不良解析メモリ検索部３Ｂにより取得されたアドレスに基づきビットマップデータの論理値を反転させてビットマップデータファイルを作成する。 - 特許庁

The display system has a normal drawing mode in which temporary drawing on respective logic drawing planes 204 is carried out and then transfer to a frame buffer 206 is performed while overlaps of the drawn pictures are taken into consideration to reproduce the overlaps of the drawn pictures and a direct drawing mode in which pictures are drawn directly in the frame buffer 206.例文帳に追加

表示システムは、各論理描画面２０４に一旦描画してからそれらを各描画面の重なりを考慮してフレームバッファ２０６に転送することで各描画面の重なりを再現する通常描画モードと、フレームバッファ２０６に直に描画する直接描画モードとを有している。 - 特許庁

A switching circuit 18 switches the supply voltage to a detection circuit 14 such that a drive voltage determined by a control logic generation circuit 36 is supplied to the detection circuit 14 when a main function circuit 12 is driven, and a voltage determined previously when a variation in characteristics of the main function circuit 12 is detected is supplied to the detection circuit 14.例文帳に追加

検知回路１４に対して、主機能回路１２の駆動時に制御論理生成回路３６により決定された駆動電圧が供給され、主機能回路１２の特性の変化の検知時に予め定められた電圧が供給されるように切替回路１８のよって供給電圧を切り替える。 - 特許庁

The temperature sensor is provided with: a plurality of serially-connected constant delay cells for receiving and delaying temperature detection signals; a variable delay cell for receiving the delaying and delaying the temperature detection signals; and a section determination logic part for latching output of the constant delay cells in response to output of the variable delay cell and generating temperature codes.例文帳に追加

温度検出信号を受けて遅延させる複数個の直列連結された一定遅延セルと、温度検出信号を受けて遅延させる可変遅延セルと、可変遅延セルの出力に応答して一定遅延セルの出力をラッチし、温度コードを発生する区間判別ロジック部と、を備える温度センサである。 - 特許庁

A function C conversion system 20 divides an algorithm C description 1 obtained by writing an operation or control algorithm of a logic circuit in a C language into a plurality of states in a processing unit, describes performance orders of divided processing as a state transition and generates a function C description 2 with a control description embedded therein.例文帳に追加

論理回路の演算または制御アルゴリズムをＣ言語によって記述したアルゴリズムＣ記述１を、機能Ｃ変換システム２０において、処理単位で複数の状態に分割し、分割した処理の実行順序を状態の遷移として記述して、制御記述が埋め込まれた機能Ｃ記述２を生成する。 - 特許庁

Inter-unit wiring regions IL1P and IL1N are constituted by arranging connecting wiring 11, 12A, 13 and 14, which are in logic circuits CIR11 and CIR12 or between the circuits, in a second region B1P outside of a power supply voltage wiring VCC1 and a reference voltage wiring VSS1.例文帳に追加

論理回路ＣＩＲ１１、ＣＩＲ１２内、あるいは論理回路ＣＩＲ１１、ＣＩＲ１２間の接続配線１１、１２Ａ、１３、１４を、電源電圧配線ＶＣＣ１及び基準電圧配線ＶＳＳ１の外側にある第２領域Ｂ１Ｐ及びＢ１Ｎ内に配置してユニット間配線領域ＩＬ１Ｐ、ＩＬ１Ｎを構成する。 - 特許庁

A timing specification extracting part 13 extracts a timing specification, which is described in a function description by using a facility name in the function description, to be satisfied by a logic circuit out of the function description stored in a specification description storage part 11 and stores this extracted timing specification in a timing specification storage part 14.例文帳に追加

タイミング仕様抽出部１３は、仕様記述記憶部１１に記憶された機能記述から、機能記述内のファシリティ名を用いて機能記述中に記述された、論理回路が満たすべきタイミング仕様を抽出し、この抽出したタイミング仕様をタイミング仕様記憶部１４に記憶させる。 - 特許庁

The temperature compensation crystal oscillator comprises a crystal vibrator, an amplifier, and a temperature control circuit and adopts a three-layer structure by overlapping a first package housing the crystal vibration element, a second package housing the amplifier and the temperature control circuit, and a third package housing an ECL (Emitter-Coupled Logic) element and electronic components.例文帳に追加

水晶振動子、増幅器、温度制御回路からなる温度補償水晶発振器であって、水晶振動素子を収容した第１のパッケージと、増幅器、温度制御回路を収容した第２のパッケージと、ＥＣＬ素子、電子部品を収容した第３のパッケージとを重ねて三層構造とする。 - 特許庁

A programmable logic controller 101 which controls the subject of control by repeatedly running the ladder sequence program 102 at fixed intervals according to signals inputted from the subject of control is provided with a ladder action result transmission program 105 which outputs the result of ladder action to the outside each time one sequence cycle of the ladder sequence program ends.例文帳に追加

制御対象からの入力信号を基にラダーシーケンスプログラム１０２を所定周期で繰り返し実行し前記制御対象を制御するプログラマブルロジックコントローラ１０１に、前記ラダーシーケンスプログラムの１シーケンスサイクル終了毎にラダー動作結果を外部出力するラダー動作結果送信プログラム１０５を設ける。 - 特許庁

A comparator circuit 7 compares the output signal levels of the flip-flops 1, 5, and if the output signal level of the flip-flop 5 satisfies specified conditions, a control circuit 3 decides the driving power of the driver circuit 2 as being proper, so that the driver circuit 2 operates with this driving power in the subsequent logic operations.例文帳に追加

比較回路７はフリップフロップ１、５の出力信号レベルを比較し、フリップフロップ５の出力信号レベルが所定条件を満足するとき、制御回路３はドライバ回路２の駆動能力を適正と判断して設定し、以後の論理動作では、ドライバ回路２は当該駆動能力で動作する。 - 特許庁

In a processor 102 equipped with an instruction execution unit 102-1 to 102-N which can process multiple instructions simultaneously, memory readout processing is duplicated according to a logic of a software which operates on the processor 102, and determination is made whether both the data is in agreement on the processor 102.例文帳に追加

複数の命令を同時に処理可能な命令実行ユニット１０２−１乃至１０２−Ｎを備えるプロセッサ１０２において、プロセッサ１０２上で動作するソフトウェアの論理に従って、メモリ読み出し処理を二重化するととともに、プロセッサ１０２上で双方のデータが一致するか否かの判定を実施する。 - 特許庁

To provide a process for spin-on depositing a silicon dioxide-containing film under oxidative conditions for gap-filling in high aspect ratio features for shallow trench isolation used in memory and logic circuit-containing semiconductor substrates, such as, silicon wafers having one or more integrated circuit structures contained thereon.例文帳に追加

記憶及び論理回路を含む半導体基材、例えば、１つ又は複数の集積回路構造をその上に有するシリコンウェハにおいて用いられるシャロートレンチアイソレーションのための高アスペクト比の特徴のギャップを充填するための酸化条件下で二酸化ケイ素含有膜をスピンオン堆積させる方法を提供する。 - 特許庁

The bias circuit 10 includes: a transistor Tr1 that supplies a bias current to the amplifying transistors RFTr1 and RFTr2 according to a reference voltage; a variable capacitance 18 connected between a collector of the transistor Tr1 and a grounding point; and a logic circuit 20 that controls a capacitance value of the variable capacitance 18.例文帳に追加

バイアス回路１０は、増幅用トランジスタＲＦＴｒ１，ＲＦＴｒ２に参照電圧に応じたバイアス電流を供給するトランジスタＴｒ１と、トランジスタＴｒ１のコレクタと接地点との間に接続された可変容量１８と、可変容量１８の容量値を制御するロジック回路２０とを有する。 - 特許庁

Information of use forms is added to a sound data file 21a, an image data file 22a, and a multimedia data file 23a having these files combined, respectively, and the sound data file 2a, the image data file 22a, and the multimedia data file 23a can be used in proper use forms by logic computation of these use forms.例文帳に追加

音声データファイル２１ａと、画像データファイル２２ａと、それらのファイルが結合されたマルチメディアデータファイル２３ａ毎に、その情報の使用形態の情報を付加し、これらの使用形態の論理計算により、音声データファイル２１ａと、画像データファイル２２ａと、マルチメディアデータファイル２３ａを適切な使用形態で使用することができる。 - 特許庁

(1) A host computer 1 is a computer of a consultant supporting a pachinko slot machine parlor, stores arithmetic programs of various data and various types of logic values as well as basic specifications according to various game machine models such as the pachinko and the slot machine in management information database, and transmits necessary data to the side of a business computer 3 via Internet 2.例文帳に追加

ホストコンピュータ１は、パチンコ／スロットホールを支援するコンサルタントのコンピュータであり、パチンコ，スロット等の遊技用の各種機種別の基本スペックを初め、各種データ，各種理論値の演算プログラムを管理情報データベースに格納しており、必要なデータをインターネット２を介して業務用コンピュータ３側に送付する。 - 特許庁

By an OR circuit 38 and an AND circuit 39 to which the input side is connected, the logic value '0' or '1' indicating a quality of the internal connection state of the input ends of the core 31 to the external terminals is output to a connection part of the external terminal on the input side to the input side of the core part 31.例文帳に追加

入力側の外部端子とコア部３１の入力側の接続部に、入力側が接続されたＯＲ回路３８，ＡＮＤ回路３９が、入力される論理値「０」又は「１」から、コア部３１の入力端と外部端子との内部接続状態の良否を示す論理値「０」又は「１」を出力する。 - 特許庁

When an RS flip-flop FF1 is in a set state, an output signal S0 of an AND gate AND 1 rises in response to a leading edge of an input signal Sin, a logic circuit LC is operated accordingly, an output signal Sout goes to a high level after the lapse of a prescribed time top, and then the RS flip-flop FF1 is reset.例文帳に追加

RSフリップフロップFF１がセット状態にあるとき入力信号Ｓ_inの立ち上がりエッジに応じて ANDゲートAND1の出力信号Ｓ_O が立ち上がり、これに応じて論理回路ＬＣが動作し、所定の時間ｔ_opが経過したあと、出力信号Ｓ_outがハイレベルになり、よってRSフリップフロップFF１がリセットされる。 - 特許庁

When original data are distributively stored in two or more dispersed storage devices (backup sites) connected through a network, the data are read for each prescribed bit, the read data are divided into two or more divided data in a prescribed logic, and the data are transferred for each divided data to the two or more storage devices.例文帳に追加

オリジナルデータをネットワークを介して接続された２以上の分散された格納装置（バックアップサイト）に分散格納する際に、データを所定ビット毎に読み出して、読み出されたデータを所定の論理で２以上の分割データに分割し、前記分割データ毎に前記２以上の格納装置に転送する。 - 特許庁

A 2:1 MUX 202 selects any of an extended video (1), a non- compressed video (2), and a video obtained by setting the expanded or non- compressed video in a P-in-P display support according to a pixel selection control signal from a processor, and transmits it to an OSD mixing logic 204 as a basic input.例文帳に追加

プロセッサによるピクセル選択制御信号により２：１ＭＵＸ２０２が、（１）伸長されたビデオ、（２）圧縮されていないビデオ、又は（３）伸長及び非圧縮のビデオをＰ−ｉｎ−Ｐ表示サポートにセットされたビデオのいずれかを選択して、ＯＳＤ混合ロジック２０４へ基本入力として送る。 - 特許庁

The network control apparatus 9 adds a notified packet flow transfer data amount and a transfer data amount of the first-priority packet processing device 8 corresponding to the destination subscriber user accommodation device 3 and in the case where a result of the addition does not exceed a fixed value, a logic port is set between the subscriber user accommodation device 3 and the packet processing device 8.例文帳に追加

ネットワーク制御装置９は、通知されたパケットフローの転送データ量と、宛先加入者ユーザ収容装置３に対する第一優先パケット処理装置８の転送データ量を加算し、一定値を超過しない際は、当該加入者ユーザ収容装置３と当該パケット処理装置８間に論理ポートを設定する。 - 特許庁

A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.例文帳に追加

システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁

In the inner circuit region of the logic circuit on the semiconductor substrate 100, there is provided a second MOSFET having a second gate insulating film 115 comprising a second silicon oxide film with a relatively small film thickness, a barrier metal 116 comprising a first metal film and a second gate electrode 117 comprising a second metal film.例文帳に追加

半導体基板１００のロジック内部回路領域においては、相対的に小さい膜厚を持つ第２のシリコン酸化膜からなる第２のゲート絶縁膜１１５と、第１の金属膜からなるバリアメタル１１６と、第２の金属膜からなる第２のゲート電極１１７とを有する第２のＭＯＳＦＥＴが設けられている。 - 特許庁

A time for the capacitance to be discharged by photoconduction caused by light incident on the LED is inversely proportional to an intensity of the incident light, and can be directly measured as a time required for the I/O pin to be transited from fully-charged (5 volts) to a logic threshold value level (1.7 volts).例文帳に追加

キャパシタンスが、ＬＥＤ上に入射する光によって生ずる光電導によって放電させられる時間は、入射光の強度に逆比例し、Ｉ／Ｏピンが、完全に充電されたレベル（５ボルト）から論理しきい値レベル（１．７ボルト）まで移行するのに必要な時間として直接に測定されることができる。 - 特許庁

Besides, when the input side of the optical logical element 10 is provided with a phase inversion part 11, the optical logic circuit 1 performs arithmetic processing different from that of the OR circuit because light inversed by the phase inversion part 11 is compensated mutually when combined with usual input light to be attenuated remarkably.例文帳に追加

また、光論理素子１０の入力側に位相反転部１１を備える場合は、位相反転部１１によって反転された光は通常の入力光と結合された際に打ち消しあって著しく減衰するので、光論理回路１はＯＲ回路とは異なる演算処理を実行する。 - 特許庁

When a brake operation is performed in a connecting state of a slave side stop lamp to a power supply circuit, a first comparator circuit CP1 and a second comparator circuit CP2 compare and decide a voltage of a second terminal T2 connected to the slave side stop lamp with first and second reference voltages so as to output to a logic circuit.例文帳に追加

子側のストップランプが電源回路に接続された状態でブレーキ操作が行われたときは、第一の比較回路ＣＰ１と第二の比較回路ＣＰ２とが子側のストップランプに接続された第二の端子Ｔ２の電圧と第一の基準電圧および第二の基準電圧とを比較判定し論理回路に出力する。 - 特許庁

In this automatic electronic credit system 1, when credit application of the trade partner enterprise is performed from the computer terminal, suitability of the credit is automatically discriminated by an automatic credit logic function part 13 of a credit examination device 2, and information on qualification or disqualification of the credit, together with its reason, is automatically notified an applicant in real time.例文帳に追加

自動電子与信システム１において、コンピュータ端末から、取引先企業の与信申請を行なうと、与信審査装置２の自動与信ロジック機能部１３によって自動的に与信の適否が判別され、与信の適格・不適格通知がその理由と共にリアルタイムで申請者に自動的に通知される。 - 特許庁

The tracking direction of a magnetic head 23a is sequentially subjected to location control by a rotary positioner correspondingly to each track, and a servo track signal is written on a magnetic disk 22 for every track on the basis of the rotational position information of the magnetic disk 22 obtained from a signal processing logic circuit to process Doppler signals from an LDV optical head 24.例文帳に追加

磁気ヘッド２３ａのトラック方向は、ロータリポジショナによって各トラックに対応して順次に位置制御され、ＬＤＶ光学ヘッド２４からのドップラ信号を処理する信号処理ロジック回路から得られた磁気ディスク２２の回転位置情報を基に、各トラック毎のサーボトラック信号を磁気ディスク２２上に書き込んでゆく。 - 特許庁

According to an answer to a question set by a question set up means for each theme to be proposed, problems and conditions of a target customer of the proposal are grasped, and on the basis of a proposal logic, contents to be proposed are prepared and the preparation of the proposal document in a displayable form is supported by means of Web browser software.例文帳に追加

提案しようとするテーマごとに設問作成手段で作成される設問に答えることにより、提案を行なう顧客の問題点や状況を把握し、提案ロジックにもとづいて提案すべき内容を作成し、Ｗｅｂブラウザソフトを利用して表示可能な形式の提案書作成を支援する。 - 特許庁

When it is activated, its word line is driven to logic '1', and memory cells of the prescribed numbers can be accessed through an access transistor in a DRAM memory array 12.例文帳に追加

本発明技術によれば、アドレス信号をデコード回路へ印加して夫々のワード線のうちの対応する１つを活性化させ、次いで夫々のワード線の対応する１つをモニタして夫々のワード線の対応する１つが活性化されたか否かを決定し、それによりメモリアレイ及び関連回路が適切に動作しているか否かを決定する。 - 特許庁

The medical checkup data processing system 19 consists of a personal data storage 20a, a treatment material data storage 20b, a treatment material master list storage 20c, a basic data storage 20d, a past data storage 20e, a decision logic function 21, a medical examination chart generator 22, the second pre-processor 24, and a function of diagnosing checkup results 25.例文帳に追加

健康診断用データ処理装置１９において、個人情報保持部２０ａ，取扱物質情報保持部２０ｂ，取扱物質マスターリスト保持部２０ｃ，基本情報保持部２０ｄ，過去データ保持部２０ｅ，判断ロジック部２１，受診票作成部２２，第２前処理部２４，結果判定部２５をそなえて構成する。 - 特許庁

To provide a safe PLC (Programmable Logic Controller), sequence program creation support software and a method for determining a sequence program, for allowing a user to judge whether or not the output is the output where the safety is assured in shorter period of time and more exactly by allowing the output part automatically to determine whether or not the output is the output where safety is assured.例文帳に追加

シーケンスプログラムの出力部が、安全が保証された出力であるか否かを自動的に判定し、より短時間にかつより正確に安全が保証された出力であるか否かをユーザが判断できる、安全ＰＬＣ、シーケンスプログラム作成支援ソフトウェア及びシーケンスプログラムの判定方法を提供する。 - 特許庁

Further, conventionally, as a connection test of a row address and a column address between a logic section and a memory is performed by an actual operation test of a whole LSI, a fault detecting rate of a circuit is low, but this test can be performed by a scan-test, and a test pattern having a high fault detecting rate of a circuit can be automatically made.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

A bit selection logic or selector 67 selects, on the basis of the ratio of the photo-diode integration time to the stray diffusion integration time, whether or not a random number is to be added to a product of the integration time ratio and stray diffusion overflow pixel data, and a total value of photo-diode pixel values, and when adding the random number, the random number is outputted.例文帳に追加

ビット選択論理またはセレクタ６７は、フォトダイオード集積時間対浮遊拡散集積時間の比率に基づいて、ランダム数を、集積時間比率と浮遊拡散溢出し画素データの積とフォトダイオード画素値の合計値に加算するかを選択し、加算する場合にはランダム数を出力する。 - 特許庁

A control logic part 10 determines the presence of the abnormality of the radar transmission/reception device 2 in accordance with a state of a signal input to a signal processing part 9 of the radar transmission/reception device 2 when the switch part 6 is turned on/off, and surely detects the abnormality of the signal processing part 9 not only a transmission part 5 and a reception part 8.例文帳に追加

制御論理部１０はスイッチ部６がオン・オフしているときにレーダ送受信装置２の信号処理部９に入力する信号の状態によりレーダ送受信装置２の異常の有無を判定して、送信部５と受信部８だけでなく信号処理部９に異常が生じたことを確実に検出する。 - 特許庁

In this device 10, a frame telegraphic message transmitting means 20 arranged at a station in a line and within a ground device chamber has a speed control logic block 40 for a train TR, and the speed control is provided with an information organizing portion 42 for control information receiving command information S41 and the like, and an aspect table portion 44.例文帳に追加

本装置１０は、路線上の駅や地上機器室内に設置したフレーム電文の伝送手段２０が、列車ＴＲの速度制御論理ブロック４０を有し、これに指令情報等Ｓ４１を受ける制御情報等のための情報編成部４２と、その現示テーブル部４４とを設ける。 - 特許庁

A TR control circuit, consisting of AND logic gates G1-G4 or the like individually, controls a signal given to the gates of the TRs T2A1 to T2A4 to select a TR to become conductive among a plurality of the TRs T2A1 to T2A4 in the case of a current output off state, thereby setting an optimum on-resistance.例文帳に追加

ＡＮＤ論理ゲートＧ１〜Ｇ４などで構成するトランジスタ制御回路は、これらトランジスタＴ２Ａ１〜Ｔ２Ａ４のゲートに与える信号を個別に制御することで、前記電流出力オフの際に、これら複数トランジスタＴ２Ａ１〜Ｔ２Ａ４の内でオンにするトランジスタを可変し、最適なオン抵抗が設定される。 - 特許庁

This boarding medium processor is provided with a determination board A determining on each determination item of passing propriety, a settlement route and a settlement amount based on information of a boarding medium read by a reader-writer 11, and a determination board B determining on each determination item of the passing propriety, settlement route and settlement amount by determination logic different from the determination board A.例文帳に追加

リーダライタ１１が読み取った乗車媒体の情報に基づき、通行可否、精算経路、精算金額の各判定項目について判定する判定ボードＡと、判定ボードＡとは別の判定ロジックにより通行可否、精算経路、精算金額の各判定項目につき判定する判定ボードＢとを設ける。 - 特許庁

When the input signal IN is transferred from the Lo level to the Hi level, the transistor MP3 is turned ON until the input signal IN exceeds the logic threshold value, and a High-level input voltage ViH is increased by the current section of the transistor MP4 in the High-level input voltage ViH.例文帳に追加

入力信号ＩＮがＬｏレベルからＨｉレベルに遷移した際には、トランジスタＭＰ３は入力信号ＩＮが論理しきい値をこえるまではＯＮとなり、Ｈｉｇｈレベル入力電圧ＶｉＨは、トランジスタＭＰ４の電流分だけＨｉｇｈレベル入力電圧ＶｉＨが上がることになる。 - 特許庁

Once a predetermined operation mode is set, an input logic channel setting unit 104 is capable of performing a mixing treatment to audio signals inputted from a cascade input terminal 82a as normal input channel audio signals by supplying them to an input signal processing unit 108 via an input batch unit 106.例文帳に追加

所定の動作モードが設定されると、入力論理チャンネル設定部１０４においては、カスケード入力端子８２ａから入力された音声信号を入力パッチ部１０６を介して入力信号処理部１０８に供給することにより、通常の入力チャンネルの音声信号としてミキシング処理できるようにした。 - 特許庁