「LOGIC」に関連した英語例文の一覧と使い方(182ページ目) - Weblio英語例文検索

A description power of control logic information is exerted on updating of data (including data relating to the user) of variables, files, and the like, providing of contents/alternates based on reference to updated data, updating of data (including data relating to other users) based on reference to updated data, etc.例文帳に追加

制御ロジック情報の記述力は、変数やファイルといったデータ（利用者に関連するデータも含む）の更新、更新したデータを参照してのコンテンツ提供／選択肢提供、更新したデータを参照してのデータ（他の利用者に関連するデータも含む）の更新、等に及ぶ。 - 特許庁

A logic circuit block 10 outputs a selection signal S10-1(="H"), when trimming signals TRIM_0 to TRIM_n from multiple trimming control terminals 1-0 to 1-n form a predetermined combination and outputs a selection signal S10-2(="L"), when the signals TRIM_0 to TRIM_n form a combination other than a predetermined combination.例文帳に追加

論理回路ブロック１０は、複数のトリミング制御端子１−０〜１−ｎから入力されるトリミング信号TRIM_0〜TRIM_nが所定の組み合わせになると選択信号Ｓ１０−を出力し、信号TRIM_0〜TRIM_nが所定の組み合わせ以外の組み合わせになると選択信号Ｓ１０−２を出力する。 - 特許庁

Moreover, the waveform data stored in the memory 26 and the memory 28 is read out under controlling of a processor 40 to process with a graphical engine 34 and, finally, by superposing the waveforms as a foreground and a background waveform so as to be mutually identifiable with different brightness and colors through a display logic 36 to indicate on a display 38.例文帳に追加

そして、これらのメモリ２６、２８にストレージされた波形データをプロセッサ４０の制御下で読み出してグラフィック・エンジン３４で処理し、ディスプレイ・ロジック３６を介して異なる輝度や色で相互に識別可能に前景及び背景波形として重ね合わせてディスプレイ３８に表示する。 - 特許庁

In the liquid crystal display device, a timing control part includes a logic circuit for correcting n-bit original image data inputted from the outside to m-bit first correction data and a multi-level data making part for converting the m-bit first correction data to second correction data of n or less bits.例文帳に追加

液晶表示装置で、タイミング制御部は外部から入力されるｎビットの原始画像データをｍビットの第１補正データに補正する論理回路と、ｍビットの第１補正データをｎビットまたはｎビットより小さいビットの第２補正データに変換する多階調化部を含む。 - 特許庁

A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.例文帳に追加

また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁

The manager 1 is fixedly integrated into the device as an application, but the scenario fragments 2, the scenario definition files 3, a threshold definition file 4, and control information instances 5 for defining logic or the like in the manager 1 are constituted as files without being integrated into the applications.例文帳に追加

シナリオマネージャ１はアプリケーションとして固定的に装置に組み込まれるが、その他のシナリオマネージャ１へロジック等の定義を行うシナリオフラグメント２、シナリオ定義ファイル３、閾値定義ファイル４、及び、制御情報インスタンス５はアプリケーションに組み込むことなく、ファイルとして構成する。 - 特許庁

In the image displaying apparatus 100 for the slot machine or the pachinko slot machine with a displaying means 200, the image displaying apparatus 100 for the slot machine or the pachinko slot machine in which the logic operation means 5 is added to an image processing means 3 when image information is displayed on the displaying means 200, is disclosed.例文帳に追加

表示手段２００を有するスロットマシーン又はパチスロ機の画像表示装置１００に於て、当該表示手段２００に、画像情報を表示するに際し、画像処理手段３に論理演算手段５を付加したスロットマシーン又はパチスロ機の画像表示装置１００が示されている。 - 特許庁

To improve performance by avoiding unconditional processor serialization after the execution of an SPKA instruction by providing processor serializing control logic, which can execute a specific instructions without serializing processors in almost all cases.例文帳に追加

ＩＢＭ ＥＳＡ／３９０のＳＰＫＡ命令をオーバーラップさせて実行でき、ＳＰＫＡ命令の実行後にプロセッサの直列化を大抵の場合は必要とせずにＳＰＫＡ命令の実行を可能にする装置を含み、したがってパフォーマンスを向上できるコンピュータ・プロセッサを提供する。 - 特許庁

On the basis of the phase comparing signal SPD, a control logic circuit 2 judges the advancement of the phase of the feedback clock RCLK relative to the input clock ICLK and controls a delay time DT of the VDL 1R so that the phase error of the input clock ICLK and the feedback clock RCLK can become zero.例文帳に追加

制御ロジック回路２は位相比較信号ＳＰＤに基づき、帰還クロックＲＣＬＫの入力クロックＩＣＬＫに対する位相の進み具合を判断し、入力クロックＩＣＬＫと帰還クロックＲＣＬＫとの位相誤差がゼロになるように、ＶＤＬ１Ｒの遅延時間ＤＴを制御する。 - 特許庁

A data delay adjusting circuit group 110 inputs data output from a flip-flop circuit group 106, makes delay adjustments so that operation timing of a data output terminal group 114 matches operation timing of the logic circuit 100, and outputs the data to a data output terminal group 114.例文帳に追加

データ遅延調整回路群１１０は、フリップフロップ回路群１０６が出力するデータを入力し、データ出力端子群１１４の動作タイミングがロジック回路１００の動作タイミングと同じタイミングとなるように遅延調整して、データ出力端子群１１４へ出力する。 - 特許庁

An address conversion table for converting a logic address given from a host system 20 and a physical address on the flash memory 2 is stored in the FRAM 4, whereby rewrite of a part of the address conversion table on the FRAM 4 is just needed, and the access time to the flash memory 2 is never lengthened.例文帳に追加

ホストシステム２０から与えられる論理アドレスとフラッシュメモリ２上の物理アドレスとを変換するアドレス変換テーブルをＦＲＡＭ４に保存することにより、ＦＲＡＭ４上のアドレス変換テーブルの一部を書替えるだけでよくなり、フラッシュメモリ２のアクセス時間が長くならない。 - 特許庁

To provide a multi-cycle path detection device, a multi-cycle path detection method, and a multi-cycle path detection program which shorten a time required for logic synthesis and layout processing by detecting automatically a multi-cycle path with high accuracy, and by submitting it to multi-cycle path designation.例文帳に追加

この発明は、マルチサイクルパスを高い確度で自動検出してマルチサイクルパス指定に供させることにより、論理合成やレイアウト処理に要する時間を短縮させるようにしたマルチサイクルパス検出装置、マルチサイクルパス検出方法及びマルチサイクルパス検出プログラムを提供することを目的としている。 - 特許庁

The device is constituted of a receiving station 107 provided with a rectifier 111 for converting a reception signal consisting of a transmitted pulse or an AC signal into DC power and with a demodulator 110 for restoring a signal stream (waveform 3) having a meaning by prescribed restoration logic from the reception signal.例文帳に追加

送信されたパルスまたは交流信号からなる受信信号を直流電力に変換する整流器１１１と、受信信号から所定の復元論理により意味のある信号列（波形３）を復元する復調器１１０とを備えた受信局１０７で構成される。 - 特許庁

A second circuit of the test circuit is provided to each of the plurality of circuit blocks, receives the clock formed by the first circuit, and forms an internal control signal for switching a selector provided to an input part of a flip-flop circuit constituting a scan chain from the scan change side to the front stage logic side.例文帳に追加

テスト回路の第２回路は、上記複数の各回路ブロックに設けられ、上記第１回路で形成されたクロックを受けて、スキャンチェーンを構成するフリップフロップ回路の入力部に設けられたセレクタをスキャンチェーン側から前段論理側に切り替える内部制御信号を形成する。 - 特許庁

When output (a) of the logic OR IC 11 changes to a low level while monitoring on delay time, a latch IC 12 detects the change and outputs an alarm signal and a microcomputer stops the generation of a PWM drive signal by the alarm signal, and stops the switching of power transistors 15 and 16.例文帳に追加

オンディレイ時間を監視中、論理和ＩＣ１１の出力ａがローに変化したとき、ラッチＩＣ１２は、この変化を検知してアラーム信号を出力し、アラーム信号によりマイコンがＰＷＭ駆動信号の発生を停止、パワートランジスタ１５，１６のスイッチングを停止する。 - 特許庁

Then, while the second decoding circuits (second code register 2, second syndrome resistor 12) execute input processing of code data of one packet, the first decoding circuits (first code register 1, first syndrome resistor 11, third syndrome register 13) execute decoding processing two times, based on the majority logic.例文帳に追加

そして、第２の復号回路（第２符号レジスタ２，第２シンドロームレジスタ１２）にて次の１パケットの符号データの入力処理を行う間に、第１の復号回路（第１符号レジスタ１，第１シンドロームレジスタ１１，第３シンドロームレジスタ１３）にて２回の多数決理論による復号処理を行う。 - 特許庁

A programmable logic controller 100 for writing the firmware into the mounted target module includes: an original module 150 having a memory unit in which the firmware is stored in advance, and a CPU module 120 having a copying device for reading the firmware from the original module and for copying it to the target module.例文帳に追加

実装されたターゲット・モジュールにファームウェアを書き込むプログラマブル・ロジック・コントローラにおいて、 前記ファームウェアが予め書き込まれた記憶部を備えたオリジナル・モジュールと、 このオリジナル・モジュールから前記ファームウェアを読み込み、前記ターゲット・モジュールに複製する複製装置を備えたＣＰＵモジュールと を備える。 - 特許庁

A stop signal generating circuit 27 outputs an ozone generation stop signal based on the judge signal of the logic circuit 25 in the case of judging the occurrence of a disconnection and that of overload and short-circuit to stop operation of a switching signal generation circuit and to stop ozone generation.例文帳に追加

２次側回路に断線や、過負荷や短絡が生じていると判定した場合の論理回路２５の判定信号に基づいて、停止信号発生回路２７はオゾン発生停止信号を出力し、スイッチング信号発生回路５の作動を停止してオゾン発生を停止させる。 - 特許庁

Furthermore, a mask element circuit 13 logically operates mutually different order combinations (xi, mk), (xi, xk) and (mi, mk), so that non-masked input data a1-an are not exposed, the mask logic circuit is operated by an internal signal having no correlation with the non-masked inputs a1-an, and the leakage of intermediate information is prevented.例文帳に追加

また、マスク素子回路部13が、互いに異なる順番の組合せ(xi,mk),(xi,xk),(mi,mk)を論理演算する構成により、マスクされる前の入力データa1〜anを露呈してしまうことがなく、マスクされる前の入力a1〜anと相関の無い内部信号で動作し、中間情報の漏洩を阻止する。 - 特許庁

To obtain a remote monitor control system where a control terminal placed at a remote place can correct, update or make other operations on a control part, an I/F part and a special unit use program or the like of a control application program for a PLC(Programmable Logic Controller) controlling installed units resulting in optimizing the entire program.例文帳に追加

設備機器を制御するＰＬＣの制御アプリケーションプログラムのコントロール部、Ｉ／Ｆ部や特殊ユニット用プログラム等を遠隔に設置した制御端末から修正、更新等することができ、ひいてはプログラム全体の最適化に供することのできるリモート監視制御方式を得る。 - 特許庁

The pulse width of the source clock signal is varied gradually, and the frequency of the source clock signal is also changed during a period where the power good pulse signal remains in a first logic state, and the pulse width frequency modulated source clock signal is output as the control clock signal.例文帳に追加

パワーグッドパルス信号が第１の論理状態のままである期間において、ソースクロック信号のパルス幅は、徐々に変更され、ソースクロック信号の周波数も、変更され、パルス幅周波数が変調されたソースクロック信号が制御クロック信号として出力される。 - 特許庁

This exchange using logic multiplex is provided with a means that prepares an RS data when detecting an RS signal from a terminal and sends it to a circuit, and a means that prepares a CD signal when receiving the RS data from the circuit and gives notice to a corresponding terminal.例文帳に追加

端末からのＲＳ信号を検出したときにＲＳ用データを作成して回線に送信する手段と、回線からＲＳ用データを受信したときにＣＤ信号を作成して対応する端末に通知する手段とを備えた論理多重を使った交換機である。 - 特許庁

The programmable logic circuit device includes a plurality of computing elements 10 each of which includes a first path to which a flip flop circuit 16 having a first clock signal inputted thereto is connected and a second path to which a lookup table 12 and a flip flop circuit 14 having a second clock signal inputted thereto are connected.例文帳に追加

第１のクロック信号を入力するフリップフロップ回路１６が接続された第１の経路と、ルックアップテーブル１２と第２のクロック信号を入力するフリップフロップ回路１４とが接続された第２の経路と、を備える複数の演算器エレメント１０を本プログラマブル論理回路装置は備える。 - 特許庁

Transactions of a prescribed unit to be executed by the system are distinguished by sorts such as external input EI, external output EO and external inquiry EQ and entities are distinguished by sorts such as internal logic file ILF and external interface file EIF by using keywords and entity names used for the description of a use case 101.例文帳に追加

ユースケース１０１の記述中に使用されたキーワード及びエンティティ名を利用して、システムが行う所定単位のトランザクションを、外部入力ＥＩ、外部出力ＥＯ、外部照会ＥＱといった分類に識別し、また、エンティティを、内部論理ファイルＩＬＦ、外部インタフェースファイルＥＩＦといった分類に識別する。 - 特許庁

A laminated insulation film laminating the same insulation film as a peripheral insulation film surrounding a side wall is formed on the same insulation film as the side wall of a logic transistor on the source and the drain of the access transistor, and the upper face of the laminated insulation film has substantially the same height as the silicide film on the gate electrode of the access transistor.例文帳に追加

アクセストランジスタのソース、ドレイン上に、ロジックトランジスタのサイドウオールと同じ絶縁膜に、そのサイドウオールを取り囲む周囲絶縁膜と同じ絶縁膜を積層した積層絶縁膜を形成し、この積層絶縁膜の上面を、アクセストランジスタのゲート電極上のシリサイド膜とほぼ同じ高さとする。 - 特許庁

Further, the microcomputer 10 controls a logic circuit 12 so that the clock signal generated at the oscillator 11a of the BD drive 11 may not be output when controlling the selector 15 so as to transmit the clock signal generated at the oscillator 14a and output from the output part 14b to the DSP 16.例文帳に追加

また、マイコン１０は、発振子１４ａにて発生されて出力部１４ｂから出力されるクロック信号をＤＳＰ１６へ送出するようにセレクタ１５を制御する場合、ＢＤドライブ１１の発振子１１ａにて発生されたクロック信号を出力しないようにロジック回路１２を制御する。 - 特許庁

A correlation double sampling circuit extracts a difference signal between a field-through part and a signal part of a pixel signal formed by a solid-state imaging element, an A/D converter circuit digitizes the extracted signal, and a logic circuit receiving the digital signal forms a signal to feed back a black level clamp signal to the correlation double sampling circuit.例文帳に追加

固体撮像素子で形成された画素信号のフィードスルー部との差を表す信号部を相関二重サンプリング回路で取り出してＡ／Ｄ変換回路でデジタル化し、このデジタル信号を受ける論理回路により上記相関二重サンプリング回路に対して黒レベルクランプ信号を帰還させる信号を形成する。 - 特許庁

A P-test enable terminal 515 is provided, the terminal is brought into a low level to bring a VCL-MIN test mode, and the internal power source voltage VCL of a desired level is supplied to internal logic circuits 501-504 from an LSI tester via a VCL power source terminal 512, in the test mode.例文帳に追加

Ｐ検イネーブル端子（５１５）を設け、この端子をローレベルにすることでＶＣＬ−ＭＩＮ試験モードにすることができ、この試験モードにおいて、ＬＳＩテスタからＶＣＬ電源端子（５１２）を介して所望レベルの内部電源電圧（ＶＣＬ）を内部論理回路（５０１〜５０４）に供給することができる。 - 特許庁

The signal conversion means has a switch means in which a first power source having a first voltage value is connected to first and second output terminals separately while a second power source having a second voltage value is connected to a control terminal based on the input signal and outputs the logic signals from the first or second output terminal.例文帳に追加

信号変換手段は、第１の電圧値を有する第１の電源が第１及び第２の出力端子に接続され、第２の電圧値を有する第２の電源が入力信号に基づいて制御端子に接続され、第１あるいは第２の出力端子から論理信号を出力するスイッチ手段を有している。 - 特許庁

To provide an image reader, an image forming device, a light source lighting controlling method and a storage medium, capable of setting convenient and also appropriate light source lighting timing with a relatively simple logic and part configuration by detecting both the image reading interval and absolute position of an image reading means.例文帳に追加

画像読取手段の画像読取間隔と画像読取手段の絶対位置の双方を検知することで、比較的簡単なロジック及び部品構成で簡便で尚且つ適切な光源点灯タイミングを設定可能とした画像読取装置、画像形成装置、光源点灯制御方法及び記憶媒体を提供する。 - 特許庁

The clear control signal generating circuit 150k comprises a count section 160k and a second logic circuit 170 and outputs a clear control signal 106 at a clock cycle at which the count of the counter circuit 100 reaches a prescribed second count by receiving an output signal 105 of the latch means 140 and a clock signal 101.例文帳に追加

クリア制御信号生成回路１５０ｋは、計数部１６０ｋ及び第２論理回路１７０で構成され、ラッチ手段１４０の出力信号１０５と、クロック信号１０１を入力信号とし、カウンタ回路１００のカウント値が所定の第２カウント値になるクロックサイクルで、クリア制御信号１０６を出力する。 - 特許庁

The logic simulator decides an output of a cell of a digital circuit defined by a netlist with delay 20 and an error message to be outputted to an error message 70 in accordance with processing of a timing error constraint specifying information 50, when an allowed value of a timing constraint defined by a standard cell library for delayed simulation 30 is violated.例文帳に追加

論理シミュレータは、遅延シミュレーション用標準セルライブラリ３０に規定されているタイミング制約の許容値を違反した場合、タイミングエラー制約指定情報５０の処理にしたがって、遅延付きネットリスト２０で定義されるデジタル回路のセルの出力およびエラーメッセージ７０に出力するエラーメッセージを決定する。 - 特許庁

For this telephone set, a shunt regulator 135 for supplying the power source of a constant voltage to a logic circuit part provided with a controller 109, a magnetic card reader 110 and peripheral circuits is disposed serially with respect to a handset 101 and a speed control circuit 115 for connecting the handset 101 and communication channels 140 and 141.例文帳に追加

ハンドセット１０１と、ハンドセット１０１と通信回線１４０、１４１とを接続する通話制御回路１１５に対して直列に、制御装置１０９、磁気カードリーダ１１０、及びそれらの周辺回路を含む論理回路部に定電圧の電源を供給するシャントレギュレータ１３５を配設する。 - 特許庁

A retrieval key is selected from each of data displayed on a screen and divided based on attributes, a retrieval expression is formed from the retrieval key and a logic computing element, a database is retrieved by a retrieval method corresponding to the retrieval key, and results obtained by a plurality of retrieval methods are outputted based on the retrieval expression.例文帳に追加

画面上に表示された、属性に基づいて分割されたデータから検索キーを選択し、前記検索キーと論理演算子から検索式を作成し、前記検索キーに対応した検索手法によりデータベースを検索し、複数の検索手法により得られた結果を検索式に基づいて出力する。 - 特許庁

To provide a process for spin-on deposition of a silicon dioxide-containing film under oxidative conditions for gap-filling in high aspect ratio features for shallow trench isolation used in memory and logic circuit-containing semiconductor substrates such as silicon wafers having one or more integrated circuit structures contained thereon.例文帳に追加

記憶及び論理回路を含む半導体基材、例えば、１つ又は複数の集積回路構造をその上に有するシリコンウェハにおいて用いられるシャロートレンチアイソレーションのための高アスペクト比の特徴のギャップを充填するための酸化条件下で二酸化ケイ素含有膜をスピンオン堆積させる方法を提供する。 - 特許庁

Information of the isochronous resources and the logic plugs in which release has failed is managed as a table, a disconnection processing for connections is repeated till the connections are disconnected according to the table, and when disconnection cannot be effected even after repetition of the disconnection processing, a bus reset is generated to restore the bus to a normal state.例文帳に追加

解放に失敗したアイソクロナス・リソースと論理プラグの情報をテーブルとして管理し、そのテーブルに従ってこれらのコネクションが切断できるまで繰り返しコネクションの切断処理を行い、繰り返し切断処理を行ったにも係わらず切断ができないときに、バスリセットを発生させて、バスの状態を正常に戻す。 - 特許庁

This interference pattern data are used for the following interference control so that even when any deal lock due to interference is generated, the generation of any dead lock in the same traveling state can be prevented afterwards only by storing the generated interference pattern data in an interference pattern storing part 8 without modifying any existing logic.例文帳に追加

これを次回以降の干渉制御に利用することで、干渉によるデッドロックが発生したとしても、既存のロジックに変更を加えることなく、生成した干渉パターンデータを干渉パターン記憶部８に記憶するだけで、その記憶以降、同じ走行状態でのデッドロックの発生を防ぐことができるようにする。 - 特許庁

In a liquid crystal driving circuit which performs gradation display by applying a gradation voltage according to a display data to a liquid crystal element, a decoder circuit part for selecting the gradation voltage which is constituted of dynamic circuits is provided and the number of transistor devices is reduced by sharing the transistors 4 of the same logic which constitutes the adjacent decoder.例文帳に追加

液晶素子に表示データに応じた階調電圧を印加して階調表示を行う液晶駆動回路において、ダイナミック回路で構成され、階調電圧を選択するデコーダ回路部を備え、デコーダ回路部は、隣接のデコーダを構成する同一論理のトランジスタ４を共通化しトランジスタ素子数を削減する。 - 特許庁

Receiving the signal, the column redundancy control logic REDCOLLOG generates signals DECREDCOL0 and DECREDCOL1 for sampling and signals ENRCDRV0 and ENRCDRV1 for enabling actual write-in, and activates a redundant memory cell instead of a regular memory cell.例文帳に追加

本発明は冗長情報をラッチして転送するための方式、冗長論理回路、冗長列ドライバ、列冗長を持つ配列アーキテクチャ、列冗長メモリ・セルをプログラミングし読み取るための方式、ヒューズを多重化する方式、および範囲外アドレスを列冗長イネーブル／ディスエーブル信号として使用する回路を含んでいる。 - 特許庁

Further, since conventionally the connection test has been conducted between the logic section and the line address, the column address in the whole LSI operation test resulted in low defect detection rate; however it can be conducted in a scan test and a test pattern which has a high detection rate of the circuit defects can be created automatically.例文帳に追加

さらには、ロジック部とメモリ間の行アドレス及び列アドレスの接続テストを従来は、ＬＳＩ全体の実動作テストで行っていたため、回路の故障検出率を低かったが、この発明によりスキャンテストにより行うことができ、回路の故障検出率が高いテストパターンを自動で作成することができる。 - 特許庁

Since direct inputs to the RAM section from the outside are carried out in addition to operation from the LOGIC section of inputs to the RAM section, a test pattern is input easily from the outside, and the data write, etc., of initial data to the RAM section can also be conducted at high speed from the outside.例文帳に追加

ＲＡＭ部への入力をＬＯＧＩＣ部から行うという動作に加えて，外部から直接ＲＡＭ部への入力を行うことが可能となるため，外部からのテストパターンの入力等が容易となり，また，ＲＡＭ部への初期データのデータ書き込み等も外部から高速に行うことが可能となる。 - 特許庁

The device has a drain electrode of a HNMOS transistor 4 connected to a gate electrode of an NMOS transistor 21 and is so configured that a logic circuit voltage VCC is given to the drain electrode of the NMOS transistor 21 through a resistance 32 and a ground potential is given to a source electrode of the NMOS transistor 21.例文帳に追加

ＨＮＭＯＳトランジスタ４のドレイン電極を、ＮＭＯＳトランジスタ２１のゲート電極に接続し、ＮＭＯＳトランジスタ２１のドレイン電極には抵抗３２を介してロジック回路電圧ＶＣＣが与えられる構成とし、ＮＭＯＳトランジスタ２１のソース電極は接地電位が与えられる構成としている。 - 特許庁

A positive phase area frequency modulation part 15 frequency-modulates a positive logic synchronization code with which a vehicle can identify a traveling area, and externally input beacon data, to generate a positive phase area beacon signal, and transmits the positive phase area beacon signal to a positive phase area over a road.例文帳に追加

正相エリア用周波数変調部１５は、車両が走行中の領域を特定するための正論理同期コードおよび外部入力されたビーコンデータを周波数変調することにより正相エリア用ビーコン信号を生成し、この正相エリア用ビーコン信号を路上における正相エリアに送信する。 - 特許庁

A threshold voltage Vth generated by a single threshold voltage generation circuit 20 is compared with an output voltage Vout from a print driver 50 for driving a load DR by a single comparator 30, and an exclusive OR of the comparison result and an input voltage is determined by a logic circuit 40, whereby an earth fault is detected.例文帳に追加

単一の閾値電圧生成回路２０により生成される閾値電圧Ｖｔｈと、負荷ＤＲを駆動するプリドライバ５０からの出力電圧Ｖｏｕｔとを単一のコンパレータ３０により比較し、比較結果と入力電圧との排他的論理和を論理回路４０により求めることにより天地絡を検出する。 - 特許庁

A large-scale superconducting logic integrated circuit which does not need adjustment of the element parameters of individual superconducting circuit blocks, after connection, can be constituted by merely connecting superconducting circuit blocks, including the standard output parts 23, and the standard input parts 24 adjusted as above with one another.例文帳に追加

以上のように調整された標準出力部２３と標準入力部２４とを含む超伝導回路ブロックを単に相互に接続することにより、接続後、個々の超伝導回路ブロックの素子パラメータの調整を必要としない大規模な超伝導論理集積回路を構成することができる。 - 特許庁