「LOGIC」に関連した英語例文の一覧と使い方(195ページ目) - Weblio英語例文検索

To provide an LCD power supply control method, its control circuit and an imaging device, having the control circuit in which deterioration of liquid crystal display is reduced by positively eliminating residual electric charges inside the display during power supply interruption, simplifying the circuit configuration and conducting power supply voltage supply/interrupt of a logic circuit and a drive circuit respectively in a correct order.例文帳に追加

電源遮断時には液晶ディスプレイ内部に残留した電荷を積極的に除去することができと共に、簡単な回路で構成され、ロジック回路および駆動用回路各々の電源電圧供給／遮断を正しい順序で行える様にすることにより、液晶ディスプレイの劣化が少ないＬＣＤ電源制御方法とその制御回路及びこの制御回路を有する画像形成装置を提供すること。 - 特許庁

The device has an input application/output signal observation timing signal generating means 104 for generating a signal representing timing of input application and timing of output observation, and a logic circuit for the input application timing signal and the output observation timing signal, and a test bench generating means 106 for generating a test bench for observing the signals and performing input application and output observation.例文帳に追加

入力印加のタイミング及び出力観測のタイミングを表す信号、及び前記入力印加タイミング信号と前記出力観測タイミング信号のための論理回路を生成する入力印加・出力信号観測タイミング信号生成手段１０４と、当該信号を観測して入力印加、及び、出力観測をおこなうテストベンチを作成するテストベンチ生成手段１０６と、を有する。 - 特許庁

To provide a thermal printer, a conduction control method and an information recording medium arranged such that the conduction timing and the conduction driving time of a plurality of heating elements constituting a logic block can be controlled by previously determining a pattern for dividing a plurality of heating elements constituting a physical block into simultaneously conductible logical blocks based on one or a plurality of physical block data of one dot line data.例文帳に追加

１ドットラインデータの１個または複数個の物理ブロックデータに基づいて、物理ブロックを構成する複数個の発熱素子に同時通電可能な論理ブロックに分割した分割パターンを予め決定することによって、論理ブロックを構成する複数個の発熱素子への通電タイミングおよび通電駆動時間を制御することを特徴とするラインサーマルプリンタ、通電制御方法および情報記録媒体を提供する。 - 特許庁

Also, a second communicating station 2b, a receiving side of the video signals, has: a decoding IC 23 that extends the video signals outputted by the first communication station 2a; a logic IC 22 that separates the ODD signals or EVEN signals from the extended image signals; and video interfaces 26, 27 that generate desired video signals by copying the separated ODD signals or EVEN signals and by generating abridged video signals.例文帳に追加

また、映像信号の受信側となる第２の通信局２ｂは、第１の通信局２ａより出力された映像信号を伸長するデコードＩＣ２３と、伸長された画像信号をODD信号、或いはEVEN信号に分離するロジックＩＣ２２と、分離されたODD信号、或いはEVEN信号を複写して、割愛した映像信号を生成することにより、所望する映像信号を生成する映像インターフェース２６，２７とを具備する。 - 特許庁

In this entrance and leaving management system, similarly, it is detected by a wandering report machine whether a person detected by an infrared sensor has an ordinary transmitting type transmitter corresponding to a wandering report and emergency call machine or wandering report and position detecting machine for detecting a wandering aged person or not, and the logic judgment is reversed by the programmable controller, whereby the person having no ordinary transmitting type transmitter is sensed.例文帳に追加

同様に本発明の入退場管理システムでは赤外線センサーに検出した人物を徘徊老人を感知する徘徊お知らせ緊急呼出機叉は徘徊お知らせ位置検知機に対応した常時発信型送信機を持っているか否かを徘徊お知らせ機で感知してプログラマブルコントローラーによりその論理判断を逆転させることにより常時発信型送信機を持っていない人物を感知する。 - 特許庁

In a technique for testing a semiconductor device 1 provided with a memory circuit block 28, the self-diagnosis circuit 34, and other circuit blocks (a logic circuit block 20, an analogue circuit block 24 and the like), at least supply of a power source voltage and an electric signal to the memory circuit block 28 and the self-diagnosis circuit 34 is controlled independently of supply of them to other circuit blocks.例文帳に追加

メモリ回路ブロック２８と自己診断回路３４、及びその他の回路ブロック（ロジック回路ブロック２０、アナログ回路ブロック２４等）を備えた半導体装置１をテストする手法において、各回路ブロックへの電源電圧及び電気信号の供給に関し、少なくともメモリ回路ブロック２８と自己診断回路３４に対する供給と、その他の回路ブロックに対する供給とを個別に制御する。 - 特許庁

To provide an air conditioner and a control method thereof showing same performance at a time of employing an overload breaker individually controlled by current and temperature while employing an overload breaker simultaneously controlled by current and temperature, and reducing total manufacturing cost without deteriorating overload protection performance of a compressor by adding control logic using existing sensors.例文帳に追加

電流及び温度によって同時に制御される過負荷遮断機を採用しながらも、電流及び温度によって個別的に制御される過負荷遮断機を採用したときと同じ性能を発揮できるように、既存のセンサを用いた制御ロジックを付加することで、圧縮機の過負荷保護性能を低減させずに全体の製造原価を節減できる空気調和機及びその制御方法を提供する。 - 特許庁

To enable receiving various transmission signals with different electric characteristics or one kind of unknown transmission signal without preparing multiple hardware circuits regarding a transmission signal discrimination device to automatically discriminate a transmission protocol of a required transmission signal in a microcomputer development device to develop a logic of a microcomputer for being built-in, and aim at miniaturization of the device and improvement of user-friendliness.例文帳に追加

組込み用マイコンのロジックを開発するマイコンロジック開発装置等において、必要とされる通信信号の通信プロトコルを自動的に判別する通信信号判別装置に関し、多数のハードウェア回路を用意することなく電気的特性が異なる各種の通信信号または不明な１種類の通信信号を受信可能にし、装置の小型化と使い勝手の向上を図ることを目的とする。 - 特許庁

This design method has a logical composition step (S803) for composing a logic based on a register transfer level design data, using differential signal libraries 811, 812 for generating a net list design data of a differential signal cell for inputting or outputting the differential signal, and for generating the net list design data 804 of the differential signal cell for inputting or outputting the differential signal.例文帳に追加

差動信号を入力又は出力する差動信号セルのネットリスト設計データを生成するための差動信号ライブラリ（８１１，８１２）を用いて、レジスタ転送レベル設計データを基に論理合成を行い、差動信号を入力又は出力する差動信号セルのネットリスト設計データ（８０４）を生成する論理合成ステップ（Ｓ８０３）を有することを特徴とする設計方法が提供される。 - 特許庁

This pulse inputting device connected to a host side controller for inputting an external pulse signal is provided with a switching/holding means for switching or holding the setting of a threshold being the interface condition of the input pulse signal or the setting of a voltage or no-voltage input or the like, and a circuit setting means for setting an interface circuit according to a logic signal from the host side controller.例文帳に追加

ホストとなる制御装置と接続され、外部パルス信号を入力するパルス入力装置において、入力パルス信号のインターフェース条件となるスレッシュホールドの設定や有電圧または無電圧入力の設定等を切替え或いは保持する切替え保持手段と、ホスト側の制御装置からのロジック信号によりインターフェース回路の設定が出来る回路設定手段とを備えている。 - 特許庁

This shows that towns and villages of the times had a strong sense of autonomy enough to eliminate interference of outside as much as possible, on the other hand, in the logic of the settlement out of court based on the autonomous function of community, feudal authories considered the conflict between people was supposed to be settled in the community, and that governors (kogi) were only taking a position that could give a right of appeal to people as a 'benefit'. 例文帳に追加

これは当時の町・村が高い自治意識を持って外部からの干渉を極力排除しようとした表れであったが、その一方で共同体の自治機能に基づく「内済」による解決の論理は、封建権力から見れば民衆間の揉め事は共同体内部で解決すべき問題であると捉え、支配者（公儀）は民衆に対する「恩恵」として訴願の権利を与える存在に過ぎなかった。 - Wikipedia日英京都関連文書対訳コーパス

The new theory has been strongly supported generally for its clear logic; however, in terms of art history, they are taking a drawing style which is seen in the late Heian period to the early Kamakura period, that could not be a drawing in the period of Northern and Southern Courts, and it is repeatedly claimed that there is no positive evidence to consider that these three portraits were done in the period of Northern and Southern Courts; there has been a significant gap between these theories and the controversy has not yet been concluded. 例文帳に追加

一般的には、論理の明解さから新説を支持する意見が多いとされるが、美術史の立場からは、三像の画風が平安後期-鎌倉初期のものであり、様式から見て南北朝期のものとは言い難く、三像の成立を南北朝期まで下らせる積極的理由のないことが繰り返し強調されるなど、両者間の断絶は大きく、論争の終結はまだ見込まれていない。 - Wikipedia日英京都関連文書対訳コーパス

The first comparator circuit includes a first clocked comparator which is controlled for its operation by a first clock signal and outputs a first differential comparison signal obtained by comparing the differential input signal and the threshold value, and a first data holding circuit in which the first differential comparison signal is inputted to hold a logic of the first differential comparison signal to be outputted as the first digital signal.例文帳に追加

また、第１のコンパレータ回路は、第１のクロック信号により動作が制御され、前記差動入力信号と前記閾値とを比較して得られた第１の差動比較信号を出力する第１のクロックト・コンパレータと第１の差動比較信号が入力され、前記第１の差動比較信号の論理を保持して前記第１のデジタル信号として出力する第１のデータ保持回路を有する。 - 特許庁

The self-synchronization logic circuit is provided with scan test registers 104-106 constituting a pipe line while retaining data, and scan test self-synchronization control circuits 101-103 for transferring a clock by performing 4-way hand-shake with each register, and progresses data processing among the scan test registers 104-106 according to a clock transferred from the scan test self-synchronization control circuit.例文帳に追加

自己同期型論理回路はデータを保持してパイプラインを構成するスキャンテスト対応レジスタ１０４〜１０６と、各レジスタに対応して４ウェイハンドシェイクを行なってクロックを転送する為のスキャンテスト対応自己同期制御回路１０１〜１０３を備えて、スキャンテスト対応自己同期信号制御回路により転送されたクロックに従ってスキャンテスト対応レジスタ１０４〜１０６間のデータ処理を進めていく。 - 特許庁

The authentication information storage device 10 for storing the authentication information to be used in authentication processing with an authentication destination 20 comprises a volatile memory 12 for storing the authentication information, a power source part 14 for supplying power to the volatile memory 12, and a control logic 11 for reading the authentication information from the volatile memory 12 and performing the authentication processing with the authentication destination 20 using the authentication information.例文帳に追加

認証先２０との認証処理に用いる認証情報を記憶する認証情報記憶装置１０であって、認証情報を記憶する揮発性メモリ１２と、揮発性メモリ１２に電源を供給する電源部１４と、揮発性メモリ１２から認証情報を読み出して、その認証情報を用いて認証先２０との認証処理を行う制御ロジック１１とを備える。 - 特許庁

The number fuses required for relief of all pair fault can be reduced by providing a logic of upper pair (or lower pair) to the IO selecting circuit and thereby a chip size can be reduced as much as in the semiconductor memory device using more IO lines or word lines.例文帳に追加

ヒューズ信号ＰＡＩＲがハイレベルの時は、共にローレベルであるヒューズ信号ＦＩＯ０とＦＩＯ１で活性化される一つのＩＯ選択信号ＩＯＳＥＬ６に対する上位ＩＯペアＩＯ７を選択するＩＯ選択信号ＩＯＳＥＬ７を活性化でき、ヒューズ信号ＰＡＩＲがローレベルの時はＩＯ選択信号ＩＯＳＥＬ６に対する下位ＩＯペアＩＯ５を選択するＩＯ選択信号ＩＯＳＥＬ５を活性化できる。 - 特許庁

In a semiconductor substrate after STI formation as element isolation, a channel dope step is performed on the memory cell of a memory region before gate oxidation, and wet etching is performed for adjusting an STI step using a hydrofluoric acid containing solution in a state with a resist after a predetermined impurity is completely injected, so that a difference between the STI protruding amounts of the memory region and the logic region becomes approximately equal.例文帳に追加

素子分離としてのＳＴＩ形成後の半導体基板において、メモリ領域のメモリセル部に対するチャネルドープ工程をゲート酸化前に行い、所定の不純物注入完了後にレジスト付きの状態にてフッ酸含有の溶液によりＳＴＩ段差を調整するためウエットエッチングを行い、メモリ領域とロジック領域のＳＴＩ突き出し量の差が同程度になるようにした。 - 特許庁

This working/change verification device 63 in working and changing an input netlist 10 including the logic information of a semiconductor device in layout processing is provided with a confirmation processing part for confirming that timing constraint conditions and design constraint conditions 64 included in the logical information are satisfied even after working and change; and an output part for, when those constraint conditions are not satisfied, outputting the information of the unsatisfied portion.例文帳に追加

レイアウト処理において、半導体装置の論理情報を含む入力ネットリスト10を加工及び変更した場合の加工・変更検証装置63であって、論理情報に含まれるタイミング制約条件及びデザイン制約条件64が、加工・変更後も満たされていることを確認する確認処理部と、満たされていない場合に、満たされない部分の情報を出力する出力部と、を備える。 - 特許庁

In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.例文帳に追加

本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁

A controller updates a partition arrangement table and a backup disk management table, and creates in a disk 3 a logic storage region (partition ID "2") for storing a back up directory of the primary directory stored in a disk 2 of a defective PE stored in the disk 3 as the primary directory of the disk 2, thereby restoring the primary directory stored in the disk 2 of the defective PE.例文帳に追加

コントローラは、パーティション配置テーブルおよびバックアップディスク管理テーブルを更新して、ディスク３に記憶されている故障が発生したＰＥのディスク２に記憶されているプライマリディレクトリのバックアップディレクトリを、ディスク２のプライマリディレクトリとして記憶するための論理記憶領域（パーティションＩＤ「２」）をディスク３の中に生成することにより、故障が発生したＰＥのディスク２に記憶されているプライマリディレクトリを復旧する。 - 特許庁

This magnetic field sensor is provided with a Hall element 11 generating a Hall voltage in proportion to density of a passing magnetic flux, a voltage amplifier 12 amplifying an output voltage from the Hall element 11, a Schmitt trigger circuit 13 receiving an amplification signal from the voltage amplifier and outputting different output voltages according to its threshold, and a logic latch circuit 15 latching the Schmitt trigger circuit by receipt of an output signal from it.例文帳に追加

磁界センサは、通過する磁束密度に比例してホール電圧を発生するホール素子１１と、該ホール素子１１の出力電圧を増幅する電圧増幅器１２と、電圧増幅器１２からの増幅信号を受け、そのしきい値により異なる出力電圧を出力するシュミットトリガ回路１３と、シュミットトリガ回路１３からの出力信号を受けてこれをラッチするロジックラッチ回路１５とを有している。 - 特許庁

The master device 20 collects information necessary for operation direction control from an external unit 60 connected to its own device and the slave devices 30 and 40 through the transmission line 50, executes an operation direction control logic for automatic closing in a single line zone based on the collected information, and sends out control data thereby obtained to the external unit connected to each slave device or the self device.例文帳に追加

親装置２０は、運転方向制御に必要な情報を自装置に接続された外部機器６０および伝送回線５０を通じて各子装置３０、４０から収集し、収集した情報に基づいて、単線区間を自動閉塞するための運転方向制御論理処理を実行し、その結果得られた制御データを各子装置や自装置に接続された外部装置へ送出する。 - 特許庁

In the nonvolatile semiconductor memory device for programming memory cells which have a first or a second logic status, and for deleting them in sector units in accordance with input data having a plurality of bit information, the memory cell transistors of cell array block and transistors of column decoder block have a plurality of sectors which are formed by sharing a bulk area, to provide a sector structure formed of the shared bulk.例文帳に追加

第１または第２論理状態を有するメモリセルを、複数のビット情報を有する入力データに応じてプログラムしセクタ単位に消去する不揮発性半導体メモリ装置において、セルアレイブロックのメモリセルトランジスタとコラムデコーダーブロックのトランジスタが一つのバルク領域を共有して形成されたセクタを複数有し、共有バルクで形成されたセクタ構造を有する半導体メモリ装置とした。 - 特許庁

The fault monitor system is provided with a fault detection section 1 that detects occurrence of a fault of each section of the transmission system and elimination of faults and with a fault history information generation logic section 2 that adds fault history information in 1-bit configuration to a software counter section on the basis of the presence of a change in each read timing of a software program and preceding output information.例文帳に追加

伝送システムの各部の障害の発生及び障害の解除を検出する障害検出部１と、この障害検出部１からの障害発生情報又は障害解除情報と、ソフトウェアの読込みタイミング毎の変化の有無と、前回の出力情報とを基に、ソフトウェアカウンタ部に１ビット構成の障害履歴情報を加える障害履歴情報生成ロジック部２とを備えている。 - 特許庁

In this sense, although the FSA has three separate functions - namely planning institutional frameworks, inspection (which in this context includes the monitoring of market developments and market transactions in the broad sense), and supervision of business sectors under its jurisdiction, exchanges, certified public accountants and other relevant parties - there is a common logic to all these functions. Nonetheless, planning institutional frameworks, inspection and supervision are different in nature. Thus, it is also important to ensure that common knowledge and standards are shared with regard to each business sector, and that a consistent logic is maintained when individual cases of institutional and supervisory matters are handled. 例文帳に追加

したがって、そういう意味では、この組織は制度の企画・立案、検査―検査という場合には広い意味でマーケットの市場動向、市場における取引の監視ということも含みますけれども、―そして、具体的な監督対象の業種、あるいは取引所や公認会計士等への監督と、こういった3つのファンクションに分かれているわけですけれども、このファンクションを貫くロジックというのは共有されていると思うのですが、制度の企画立案、検査、監督というのは、それぞれ仕事の性質も違いますので、そういう意味では業態ごとに3つのファンクションを貫くようなきちんとした知識とか、座標軸の共有ということも大事でしょうし、個別事案に対応する場合もそういった制度面の話、個別の監督の話における一貫性といいますか、そういうロジックがきちんと貫かれているといったことを確保するということも大事だと思っております。 - 金融庁

The apparatus for converting between serial data and encoded holographic data is provided with a logic unit containing a plurality of modules configured to functionally execute the necessary steps of reading data signals from and writing data signals to a data bus on a computing device, converting between a serial data stream and an encoded data image, and reading data from and writing data to a holographic storage medium.例文帳に追加

シリアル・データと符号化されたホログラフィック・データの間の変換を行うための装置は、コンピュータ装置上のデータ・バスに対してデータ信号の読み書きを行うステップと、シリアル・データ・ストリームと符号化されたデータ・イメージとの間の変換を行うステップと、ホログラフィック・ストレージ媒体に対してデータの読み書きを行うステップという、必要なステップを機能的に実行するように構成されている複数のモジュールを備えた論理装置によって与えられる。 - 特許庁

The MAC unit 100 has: booth record logic 120 for generating a plurality of partial products between a first binary operand X102 and a second binary operand Y104; a Wallace tree adder 130 for arithmetically combining the reduced partial products with a third operand to obtain the final partial product, a final adder 140 for generating a final sum and a saturation circuitry 150 for selectively rounding or saturating the final sum.例文帳に追加

ＭＡＣユニット（１００）において、第１のバイナリ・オぺランドＸ（１０２）と第２のバイナリ・オぺランドＹ（１０４）との複数の部分積を発生するブース記録ロジック（１２０）と、低減した前記部分積を第３のオぺランドと算術的に組み合わせて最後の部分積を得るワラス・ツリー加算器（１３０）と、最後の和を発生する最後の加算器（１４０）と、前記最後の加算器を選択的に丸める即ち飽和させる飽和回路（１５０）とを備える。 - 特許庁

In a signal processing part 14, a detected signal detected by a first or a second photoelectric sensor 9 or 10 is arithmetically processed by a logic circuit 17, an inverted detection signal with a reversed code is generated, and in a comparison part 15, the inverted detected signal is processed by adding a reference value signal output from a reference value generation part 16 so as to output an error signal by integrating errors obtained from the arithmetic result.例文帳に追加

第１，第２光電センサ９，１０で検出された検出信号を信号処理部１４において論理回路１７により演算処理することにより、符号を反転させた反転検出信号を生成し、比較部１５において当該反転検出信号と基準値生成部１６から出力された基準値信号とを加算処理し、演算結果により得られた誤差を積分してエラー信号として出力する。 - 特許庁

A flip-flop circuit according to embodiments of the present invention includes an input unit that receives a first external input signal through a first external input terminal, a storage that stores a signal transmitted to the input unit, and an output unit that outputs through an external output terminal a logic operation result with respect to a second external input signal input through a second external input terminal and the signal stored in the storage.例文帳に追加

本発明の実施形態に係るフリップフロップ回路は、第１外部入力端子を通じて第１外部入力信号が入力される入力部、前記入力部に伝達される信号を格納する格納部、及び第２外部入力端子を通じて入力された第２外部入力信号と前記格納部に格納された信号に対する論理演算結果を外部出力端子を通じて出力する出力部を含むことができる。 - 特許庁

An action setting signal determination circuit 12 performs logic operation on action setting signals A and B outputted from an action setting signal output circuit 4, whether or not the action setting signals A and B are to set a DC motor 2 in a forward/reverse driven state is determined and, if the action setting signals A and B are to set the DC motor 2 in the forward/reverse driven state, a timer circuit 13 starts a timer.例文帳に追加

動作設定信号出力回路４から出力される動作設定信号Ａ、Ｂについて動作設定信号判断回路１２により論理演算を行い、動作設定信号Ａ、Ｂが直流モータ２を正転／逆転駆動状態に設定するものか否かを判断し、動作設定信号Ａ、Ｂが直流モータ２を正転／逆転駆動状態に設定するものであるときには、タイマ回路１３においてタイマをスタートする。 - 特許庁

At the multiplex for converting bundling digital data received from a plurality of subscriber transmission lines 18 to produce multiplex data which can be transmitted to one office transmission line 20, the multiplex conversion circuit 10 in a multiplex/demultiplex converter writes the received data in time series using a DPRAM 14 and the logic circuit in an address converting section 122 generates address control information for reading out that data while rearranging.例文帳に追加

多重分離変換装置の多重変換回路１０では、複数の加入者伝送路１８から受信したデジタルデータを束ねて、１本の局内伝送路２０へ送信可能な多重データとする多重変換処理を行うに際し、ＤＰＲＡＭ１４を用いて受信データを時系列に書き込み、そのデータを並べ換えて読み出しを行うアドレス制御のための情報をアドレス変換部１２２の論理回路でその都度生成するようにする。 - 特許庁

In an integration apparatus with RAS functions that a plurality of applications utilize a plurality of physical devices constituting hardware via a device driver of system software, and on which the RAS functions to the application and the hardware are mounted, a logic RAS function unit which integrates the RAS functions of the plurality of applications and the hardware to perform unitary management in a hypervisor layer interposed between the system software and the hardware.例文帳に追加

複数のアプリケーションが、システムソフトウェアのデバイスドライバを介してハードウェアを構成する複数の物理デバイスを利用すると共に、前記アプリケーションおよびハードウェアに対するＲＡＳ機能を実装する、ＲＡＳ機能を備える組み込み機器において、 前記システムソフトウェアと前記ハードウェア間に介在させたハイパーバイザ層内に、前記複数のアプリケーションおよびハードウェアのＲＡＳ機能を統合して一元管理する、論理ＲＡＳ機能部を実装する。 - 特許庁

The IC card comprises a processor, a contact pad part connected to a host via a plurality of contact pads, a host interface identification part configured to have at least one pull-up resistor and at least one pull-down resistor for selectively connecting them to the contact pad part to identify a host interface condition, and a logic configured to use a plurality of interface protocols.例文帳に追加

ＩＣカードは、プロセッサと、複数の接触パッドを介してホストに接続する接触パッド部と、少なくとも１つのプルアップ抵抗及び少なくとも１つのプルダウン抵抗を有し、ホストのインタフェース状態を識別するため少なくとも１つのプルアップ抵抗及び少なくとも１つのプルダウン抵抗を接触パッド部に選択的に連結するように構成したホストのインタフェース識別部と、複数のインタフェースプロトコルを使用するように構成されたロジックとを含む。 - 特許庁

This information transmission network generating method is provided with a means for investigating an information transmitting process between nodes in an objective area, a network forming means for forming a network between the nodes by a biased net model logic including time concept from this obtained data, and a simulation forming means for expressing the information transmitting process successively transmitted and spread from an optional information transmitting source as a network forming process.例文帳に追加

対象域のノード間の情報伝達過程を調査してそのデータを取得する手段と、この取得されたデータを時間概念を含む偏ネットモデル理論によってノード間ネットワークを形成するネットワーク形成手段と、任意の情報発信源から順次伝え広められる情報伝達過程を、ネットワーク形成過程として表現するシミュレーション形成手段とを具備してなる情報伝達ネットワークの生成方法である。 - 特許庁

Accordingly, it is effective in preparing procedure for precisely executing the consignment charge calculation in the consignment charge calculation system, in shortening the time required in the verification of the computational logic, and in providing the technique which inexpensively realizes the consignment service business.例文帳に追加

託送料金を管理するコンピュータシステムにおいて、一定の時間帯毎の託送電力量を測定する手段又はこのデータを入力する手段と、実際の託送電力量を基に託送料金計算プログラムを呼び出して託送料金を計算する手段又は、料金単価を引数として託送料金を計算する関数を託送料金計算マスターテーブルの指示順序に実行することによって託送料金計算する手段とを組み合わせて構成する。 - 特許庁

An information processing unit has: a retrieval condition display control part which visually displays retrieval conditions which can be combined with each other based on a user operation and controls a display position in accordance with the user operation; and a retrieval processing part which changes a logic expression of a retrieval conditions depending on the display state of the retrieval conditions which are displayed by the retrieval condition display control part and performs the retrieval.例文帳に追加

ユーザ操作に基づいて相互に結合させることが出来る検索条件を視覚的に表示して、ユーザ操作に応じて該検索条件の表示位置を制御する検索条件表示制御部と、前記検索条件表示制御部が表示した検索条件同士の表示状態に応じて検索条件の論理式を変更して検索を実行する検索処理部と、を備える、情報処理装置が提供される。 - 特許庁

A flip-flop having a function for shifting normal input data to output and a function for setting a value to be outputted fixedly and outputting the set values cyclically according to a clock is employed in at least a part of a path of logic circuit formed between an external input and an external output and a desired fixed value is outputted to a gate connected with the path thus activating the path.例文帳に追加

通常の入力データを出力にシフトする機能と共に、固定的に出力させたい値を設定でき、且つこの設定値をクロックに従って循環的に出力する機能を持ったフリップフロップを、外部入力から外部出力の間に形成された論理回路によるパスの少なくとも一部に用いることにより、所望の固定値を前記パスに接続されるゲートなどに出力して前記パスの活性化を図る。 - 特許庁

Dynamic software version selection further comprises logic in a loader component 106 that determines to load a library from a binding component 108 into memory 110 of a processing device, and selecting by the loader component 106 a desired version of a requested library, where the desired version of the library is selected from at least two versions of a library associated with the binding component 108 of the binding library 104.例文帳に追加

動的ソフトウエア・バージョン選択は、バインディング・コンポーネント１０８から処理デバイスのメモリ１１０中にライブラリをロードする決定を行う、ローダ・コンポーネント１０６中のロジックと、要求されたライブラリの望ましいバージョンをローダ・コンポーネント１０６によって選択することとをさらに含み、ライブラリの望ましいバージョンは、バインディング・ライブラリ１０４のバインディング・コンポーネント１０８に関連付けられたライブラリの少なくとも２つのバージョンから選択される。 - 特許庁

The method for inspecting function of the logic circuit contained in the electronic device is characteristically provided with the process for temporarily retaining the output signal from the object device for inspection when an input signal is transmitted thereto, and the process for forming a new input signal for inspection by performing a logical operation of output signal from the object device and the previously stored signal for forming the input signal.例文帳に追加

電子デバイスに含まれる論理回路の機能検査方法であって、被検査デバイスに検査用入力信号を印加した際の被検査デバイスからの出力信号を一時保存する工程と、被検査デバイスからの出力信号と検査装置上に予め格納された入力信号作成用信号との論理演算を行うことによって、新たな検査用入力信号を作成する工程を具備することを特徴とする。 - 特許庁

The analysis method and the analysis device for the SAN included in a large-scale system serving as a plurality of logic domains includes a step for selecting one component from a plurality of components for expressing a relationship between the components, a step for performing mapping processing between a plurality of events occurring between the components and a plurality of visible observation events, and a step for carrying out system analysis based on the mapping processing.例文帳に追加

また、ＳＡＮが複数の論理的ドメインである大型システムに含まれている場合の分析方法と分析装置が開示され、複数のコンポーネントからコンポーネントを選択するステップと、コンポーネント間の関係を表現するステップと、コンポーネント間で発生する複数の事象と複数の可観察事象の間のマッピングステップ処理を施すステップと、そのマッピング処理に基づいてシステム分析を実行するステップとを含んでいる。 - 特許庁

To a computer system having a logic program based on a financial theoretical approach regarding stock value calculation and evaluation, a computer that stores and manages data on financial securities market information is connected to calculate and evaluate function-specific stock values of stock value, financial value and managerial value, and this function-specific stock value information outputted from an unbundling type stock theory electronic evaluation system is distributed to users through a network.例文帳に追加

株式価値算定評価に関する金融の理論的アプローチに基づいた論理プログラムを持つコンピュータ・システムに金融証券市場情報のデータを保管管理しているコンピュータを接続し、株式的価値、経済的価値、および経営的価値という機能別株式価値の算定・評価を行い、アンバンドリング型株式理論電子評価システムからアウトプットされたこの機能別株式価値情報は、ネットワークを介してユーザーに配信される。 - 特許庁

Plural individual verification test descriptions corresponding to plural peripheral circuits included in an integrated circuit, system verification test description for performing logic verification by simultaneously driving plural peripheral circuits, individual verification utilities for describing the contents of execution when individually verifying a command described in each individual verification test description, and a system verification utilities for describing the contents of execution at the system verification of a command described in each individual verification test description are prepared.例文帳に追加

集積回路に含まれる複数の周辺回路に対応した複数の個別検証テスト記述、該複数の周辺回路を同時に動作させて論理検証するためのシステム検証テスト記述、個別検証テスト記述に記述されたコマンドの個別検証時の実行内容を記述する個別検証用ユーティリティ、該個別検証テスト記述に記述されたコマンドのシステム検証時の実行内容を記述するシステム検証用ユーティリティを用意する。 - 特許庁

The configuration information generator 100 which has writing functions for logic circuit devices provided with functions to change logical configurations has a difference information extraction part which extracts difference information between a plurality of configuration information, a graph generator which generates relationship graphs that indicate relationships between the configuration information on the basis of the difference information, and an order information generator which generates order information that travels the relationship graphs.例文帳に追加

論理的構成を変更する機能を有する論理回路装置に対し、書き込み機能を有する構成情報生成装置１００において、複数の構成情報間との差分情報を抽出する差分情報抽出部と、前記差分情報に基づいて、前記構成情報間のつながりを示す関係グラフを生成するグラフ生成部と、前記関係グラフを巡回する順序情報を生成する順序情報生成部と、を備える。 - 特許庁

The semiconductor device includes: a connected part formed on a substrate; an insulation film having a predetermined opening pattern formed on the upper layer of the connected part; a wiring having a predetermined wiring pattern formed on the insulation film; and a via having a pattern included in a pattern comprising the logic product of the predetermined opening pattern and the predetermined wiring pattern for connecting the connected part and the wiring.例文帳に追加

本発明の実施の形態による半導体装置は、半導体基板上に形成された被接続部と、前記被接続部の上層に形成された所定の開口パターンを有する絶縁膜と、前記絶縁膜上に形成された所定の配線パターンを有する配線と、前記所定の開口パターンと前記所定の配線パターンとの論理積からなるパターンに含まれるパターンを有し、前記被接続部と前記配線とを接続するビアと、を含む。 - 特許庁

j) Digital devices employing compound semiconductors that fall under any of the following (excluding those used for storage elements employing compound semiconductors, analog-to-digital converters, digital-to-analog converters, electro-optical integrated circuits or optical integrated circuits used for signal processing, field programmable logic devices, devices using neural networks, custom integrated circuits, FFT processors and those designed for use in other goods 例文帳に追加

ヌ　化合物半導体を用いたデジタル方式のものであって、次のいずれかに該当するもの（マイクロプロセッサ、マイクロコンピュータ、マイクロコントローラ、化合物半導体を用いた記憶素子用のもの、アナログデジタル変換用のもの、デジタルアナログ変換用のもの、信号処理用の電気光学的集積回路又は光集積回路、フィールドプログラマブルロジックデバイス、ニューラルネットワークを用いたもの、カスタム集積回路、ＦＦＴプロセッサ及び他の貨物に使用するように設計したものを除く。） - 日本法令外国語訳データベースシステム