「LOGIC」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

Logic conversion is performed by using a logic cell library restricting the kind and number of the usable cell for first function description of a semiconductor integrated circuit input by a function description input means 110.例文帳に追加

機能記述入力手段１１０により入力された半導体集積回路の第１の機能記述に対し、使用可能なセルの種類及び数を制限した論理セルライブラリを用いて論理変換を行なう。 - 特許庁

The programmable logic element A is equipped with a decoding circuit 2, a programmable logic circuit 4, a decoding key data writing circuit 6, and a decoding key storage circuit 7 which uses a nonvolatile storage circuit.例文帳に追加

復号化回路２と、プログラムデータ書込回路３と、プログラマブル論理回路４と、復号化用鍵データ書込回路６と、不揮発性記憶回路を使用した復号化用鍵記憶回路７と、を備えたプログラマブル論理素子Ａ、とした。 - 特許庁

Besides, by combining the correction of the logic synthesis script including the instruction of the circuit configuration change and the generation of the layout limit, a logic circuit satisfying the input/output AC standard can be automatically provided on a computer.例文帳に追加

また、回路構成変更の指示も含めた論理合成スクリプトの修正、レイアウト制約の生成を組み合わせることにより、入出力ＡＣ規格を満たす論理回路を計算機上で自動的に得る。 - 特許庁

A latch 240 allows an input from the exclusive-OR gate 230 pass, while an enable signal EN is at logic L (invalid) and holds the input immediately prior to the enable signal, when the enable signal is shifted to a logic H (valid).例文帳に追加

ラッチ２４０は、イネーブル信号ＥＮが論理Ｌ（無効）にある間に排他的論理和ゲート２３０からの入力を通し、イネーブル信号が論理Ｈ（有効）に遷移するとその直前の入力を保持する。 - 特許庁

The hardware model conversion program 32 refers to the logic structure table 401 and performs model conversion of the HDL description circuit 51 into pipeline structure so that the assignment cells having the same logic depth belong to the same pipeline stage.例文帳に追加

ハードウェアモデル変換プログラム（３２）は、論理構造テーブル（４０１）を参照して、同一の論理深さを有するassignセルが同一のパイプラインステージに属するようにＨＤＬ記述回路（５１）をパイプライン構造にモデル変換する。 - 特許庁

To provide a spread spectrum communication device and a majority logic spread spectrum multiplex communication method capable of realizing spread encoding that prevents channels from interfering with each other in major logic spread spectrum multiplex communication.例文帳に追加

本発明は、多数決論理スペクトル拡散多重通信におけるチャンネル間干渉をゼロとする拡散符号化を実現できるスペクトラム拡散通信装置及び多数決論理スペクトル拡散多重通信方法を得る。 - 特許庁

Inference by a conventional symbolic logic is carried out by using a natural language statement simplified at the same level as for the symbolically logic expression, and thus, conversion from an input statement to an output statement is unified.例文帳に追加

従来記号論理によって行われている推論処理を、記号論理式と同レベルの単純さの自然言語文を用いて行い、それにより入力文から出力文への変換処理を統一する。 - 特許庁

When any normal response 14 is not present, it is possible to judge that any failure is generated in its design or the control logic, and to quickly discover the presence of a control logic diagram 5 for acquiring a result response 13 which is not present in a design item.例文帳に追加

その存在がなければ、設計又は制御ロジックに不備があると判断することができ、設計事項にない結果応答１３が出るような制御ロジック図５の存在を速やかに発見することができる。 - 特許庁

By the operator's request, the list of each control logic figure (module) with the memorandum for the points to be checked attached is displayed to the display device 1, the memorandum for the points to be checked is specified, and the control logic figure is displayed.例文帳に追加

オペレータの要求により確認事項メモを付与された各制御ロジック図（モジュール）の一覧表を表示装置１に表示して一覧表から確認事項メモを指定し該当する制御ロジック図を表示する。 - 特許庁

To provide a microcomputer logic development system and its program capable of developing a logic based on applications for a plurality of on-vehicle electronic control units (ECU) and identifying files contained in each application.例文帳に追加

本発明は、車両に搭載された複数の電子制御ユニット（ＥＣＵ）のアプリケーションを元にロジック開発でき、各アプリケーションに含まれるファイルを識別できるマイコンロジック開発システム及びそのプログラムを提供する。 - 特許庁

A logic simulation method employs a logic simulation device including a simulation model 41 having a register 41-2a and a memory 41-2b, an FPGA 50, and a device driver 43 controlling the FPGA 50.例文帳に追加

論理シミュレーション方法では、レジスタ４１−２ａ及びメモリ４１−２ｂを有するシミュレーションモデル４１と、ＦＰＧＡ５０と、このＦＰＧＡ５０を制御するデバイスドライバ４３とを有する論理シミュレーション装置を用いる。 - 特許庁

The 1st logic verification result of the 1st module 14 based upon the definition of the 1st delay state is outputted and the 2nd logic verification result of the 1st module 14 based upon the definition of the 2nd delay state is outputted.例文帳に追加

第１遅延状態の定義に基づく第１モジュール１４の第１論理検証結果を出力し、第２遅延状態の定義に基づく第１モジュール１４の第２論理検証結果を出力する。 - 特許庁

To increase the operational margin of a memory integrated, circuit with a logic for mounting a plurality of SRAM macrocells of the like and to contrive to increase the operational margin of a computer system comprising the memory integrated circuit with the logic as a cash memory, for example, or the like.例文帳に追加

複数のＳＲＡＭマクロセルを搭載する論理付メモリ集積回路等の動作マージンを高め、論理付メモリ集積回路を例えばキャッシュメモリとして含むコンピュータシステム等の動作マージンを高める。 - 特許庁

On the other output of the first logic circuit 101, a loop back is carried out at a standard input/output terminal 106, the other output is input to the second logic circuit 102, after delaying further at a second delay additive circuit 104.例文帳に追加

また、第１の論理回路１０１のもう一方の出力は、基準入出力端子１０６でループバックさせ、さらに第２の遅延付加回路１０４で遅延させた後に第２の論理回路１０２に入力する。 - 特許庁

A first path is defined from a high potential power supply VDD to an output node B via a logic level setting resistance R_L, and a second path is defined from the high potential power supply VDD to the output node B as bypassing the logic level setting resistance R_L.例文帳に追加

高電位電源VDDから論理レベル設定抵抗R_Lを経由して出力ノードBに至る第1経路と、高電位電源VDDから論理レベル設定抵抗R_Lを経由しないで出力ノードBに至る第2経路と、を設ける。 - 特許庁

Since FETs 18, 19 are switched on, a complementary logic circuit 20 performs logic inversion by inputting an inversion signal of a non-inversion differential input voltage Vinp, and outputs the result to a buffer circuit 6 through an intermediate output node Nc.例文帳に追加

ＦＥＴ１８、１９がオンとなるので、相補型論理回路２０は、非反転差動入力電圧Ｖinpの反転信号を入力して論理反転し、中間出力ノードＮｃを通してバッファ回路６に出力する。 - 特許庁

As a result, operating speed of each of the basic logic cell circuits and consumption power are appropriately determined by setting operation mode, and the logic device can be realized wherein both high speed and low consumption power are established simultaneously.例文帳に追加

これにより、個々の基本論理セル回路の動作速度と消費電力の動作モードの設定により適切に決定して、高速性と低消費電力性を同時に両立させた論理装置を実現できる。 - 特許庁

To provide such a logic circuit that the minimum pulse width of multiple frequency-divided clocks is maintained and a period needed for initialization to specific logic after a reset signal is activated does not depend upon the timing of activation of the reset signal.例文帳に追加

複数の分周クロックの最小パルス幅を維持し、かつリセット信号が活性化した後に所定の論理への初期化に必要な期間が、リセット信号の活性化のタイミングに依存しない論理回路を提供する。 - 特許庁

A signal processing unit 12 which has high-integration logic elements corresponding to functions of processing signals detected by a radiation detector 11 is provided, and the high-integration logic elements are divided according to every function.例文帳に追加

放射線検出器１１で検出された信号を処理する複数の機能に対応してそれぞれ複数の高集積論理素子を有した信号処理ユニット１２を設け、機能毎に高集積論理素子を分割する。 - 特許庁

To provide a display method of data for analyzing the cause of an error generated in a logic circuit which can grasp the connectional relation in a logic circuit easily in a short time when a trouble analysis of a semiconductor integrated circuit is executed.例文帳に追加

半導体集積回路の故障解析において、短時間で容易に論理回路の接続関係を把握することができ、論理回路のエラーの発生原因を解析するためのデータの表示方法を提供する。 - 特許庁

A second current controller receives a current from the output node, in response to a second logic level of a second signal and buffers an input voltage, to provide an output on the output node in response to a first logic level of the second signal.例文帳に追加

第２電流制御部は、第２信号の第２論理レベルに応答して出力ノードから電流を受け、第２信号の第１論理レベルに応答して入力電圧をバッファリングして出力ノードに出力する。 - 特許庁

To provide a clock control circuit capable of supplying a clock for a test optionally to a flip flop circuit such as a latch built in a logic circuit, and capable of improving flexibility for the test of the logic circuit.例文帳に追加

論理回路に組み込まれたラッチなどのフリップフロップ回路に対し、テスト用クロックを任意に供給することができ、論理回路のテストの柔軟性を改善することが可能なクロック制御回路を提供すること。 - 特許庁

The system has a microprocessor 150 and the microprocessor 150 has hazard detection logic 130 equipped with dependency detection logic operable so as to detect dependency between a set of mode bits and set of instructions.例文帳に追加

システムはマイクロプロセッサ１５０を具備し、マイクロプロセッサ１５０は、モードビットの組み合わせと、指令の組み合わせ間の依存性を検出するように操作できる依存性検出ロジックを具備するハザード検出ロジック１３０と、を含む。 - 特許庁

To mix memory circuits, logic circuits, or logic circuits in high density in a semiconductor device, by enabling a large capacity of capacitive element required for a semiconductor device to be effectively formed within a semiconductor chip.例文帳に追加

半導体装置に必要な大容量の容量素子が半導体チップ内に効果的に形成できるようにし、メモリ回路、ロジック回路あるいはアナログ回路が半導体装置に高密度に混載できるようにする。 - 特許庁

A memory selection gate electrode for forming a side wall is formed higher than a logic gate electrode, so that a side wall gate electrode of a self-matching split-gate memory cell becomes higher than a logic gate electrode.例文帳に追加

自己整合スプリットゲート型メモリセルのサイドウォールゲート電極高さがロジック部のゲート電極高さを上回るように、サイドウォールを形成するメモリ部選択ゲート電極をロジック部ゲート電極より高く形成する。 - 特許庁

The selector 67 changes-over the FG signal into an SOS signal and selects it when the change-over signal from the flip-flop 69 becomes logic H from logic L and, then, the SOS signal is supplied to a PLL control circuit 70.例文帳に追加

セレクタ６７は、Ｄ−フリップフロップ６９からの切換信号が論理Ｌから論理Ｈになると、ＦＧ信号からＳＯＳ信号に切り換えて選択し、このＳＯＳ信号をＰＬＬ制御回路７０に供給する。 - 特許庁

In a programmable device or a device for changing dynamically a logic constitution of data processing, a route delay test capable of corresponding to connection between processor elements changed according to the logic constitution is mounted beforehand on the device.例文帳に追加

プログラマブルデバイスあるいは動的にデータ処理の論理構成を変更するデバイスにおいて、論理構成に従って変更されるプロセサエレメント間の接続に対応可能な経路遅延テストをデバイスにあらかじめ実装しておく。 - 特許庁

Upon receipt of the configuration data created by the software via the USBI/F1a, a logic circuit based on the configuration data is designed in a user area 6 of a logic circuit portion 2.例文帳に追加

このソフトウェアにより作成されたコンフィギュレーションデータが、ＵＳＢＩ／Ｆ１ａを介して受信されたことに応じて、当該コンフィギュレーションデータに基づく論理回路を論理回路部２のユーザ領域６に設計する。 - 特許庁

The gaming logic server cluster 11 is configured for providing at least one of client login service, client account service, game logic operation service, game database service and data backup service related to the online game.例文帳に追加

ゲーミングロジックサーバクラスタ１１はオンラインゲームに関連するクライアントログインサービス、クライアントアカウントサービス、ゲームロジック演算サービス、ゲームデータベースサービス、およびデータバックアップサービスのうちの少なくとも１つを提供するように構成される。 - 特許庁

The memory 30 has a latching unit 31 for latching the data DATA from the unit 11, and a logic unit 32 for inverting a logic of the latched data DATA to output the inverted data DATA.例文帳に追加

メモリ３０は、データ出力部１１からのデータＤＡＴＡをラッチするラッチ部３１と、ラッチしたデータＤＡＴＡの論理を反転し、その反転したデータＤＡＴＡを出力する論理部３２が備えられる。 - 特許庁

The management part 70 determines a first software module 51 set to the logic element 60, and sets the first software module 51 to the logic element 60 in reference to the first database 80.例文帳に追加

管理部７０は、所定の条件に基づいて、論理エレメント６０に設定する第１ソフトウェアモジュール５１を決定し、第１データベース８０を参照して、第１ソフトウェアモジュール５１を論理エレメント（６０）に設定する。 - 特許庁

A virtual computer operating system is used for scheduling and distributing system resources and includes a virtual logic manager for enhancing the capability of the programmable logic resources in the system.例文帳に追加

システムリソースをスケジューリングおよび配分するために仮想コンピュータオペレーティングシステムが使用される仮想コンピュータオペレーティングシステムは、システム内のプログラマブルロジックリソースの能力を増加させるための仮想ロジックマネージャを含んでいる。 - 特許庁

The exclusive logic sum gate circuit 14 performs exclusive logic sum computation between the multiplication result of the AND gate circuit 13 and the content of a second shift register 12 and inputs its computation result to the shift register 12.例文帳に追加

排他的論理和ゲート回路１４は、アンドゲート回路１３の掛け算結果と第２シフトレジスタ１２の内容との間で排他的論理和計算を行ないその計算結果を同シフトレジスタ１２に入力する。 - 特許庁

To provide a logic simulation device for semiconductor integrated circuit capable of performing a simulation with a high verification ratio by facilitating the preparation of test patterns rich in variation and facilitating the confirmation of a logic simulation result.例文帳に追加

バリエーションに富むテストパターン作成を容易化するとともに、論理シミュレーション結果の確認をも容易化して、検証率の高いシミュレーションを行うことが可能な半導体集積回路の論理シミュレーション装置を得る。 - 特許庁

In a complex web application, the business logic is not contained directly in the controller.Instead, another entity, named a service, is used by the controller whenever it needs to perform business logic.例文帳に追加

複雑な Web アプリケーションの場合、ビジネスロジックは直接コントローラには格納されません。 その代わり、コントローラでビジネスロジックの実行が必要になったときに、service という名前の別のエンティティーがコントローラによって使用されます。 - NetBeans

To properly keep the working accuracy of an element in a logic region, and to prevent a junction leakage in the element separation insulating film of a memory region, concerning a semiconductor device mounting the memory region and the logic region by mixture.例文帳に追加

メモリ領域とロジック領域とが混載された半導体装置において、ロジック領域における素子の加工精度を良好に保つとともに、メモリ領域の素子分離絶縁膜部分での接合リークを防ぐ。 - 特許庁

To make compatible the contact hole formation process (gate-SAC) of a DRAM and the contact hole formation process (L-SAC) of a logic LSI compatible in the manufacture of a semiconductor integrated circuit device having a DRAM and a logic LSI together.例文帳に追加

ＤＲＡＭとロジックＬＳＩとを混載した半導体集積回路装置の製造において、ＤＲＡＭのコンタクトホール形成プロセス（ゲート−ＳＡＣ）とロジックＬＳＩのコンタクトホール形成プロセス（Ｌ−ＳＡＣ）とを両立させる。 - 特許庁

To provide a system LSI control device capable of easily changing a hardware logic of the LSI control device and preventing reduction in the operation time of a production line even if an error occurs when changing the hardware logic.例文帳に追加

容易にシステムＬＳＩのハードウェア論理の変更が可能であり、ハードウエア論理の変更時にエラーが発生した場合であっても、生産ライン等の稼働時間の低下を防止可能なシステムＬＳＩ制御装置を実現する。 - 特許庁

The prediction judgement processing part 23 executes the situation decision, danger prediction and necessary operation decision of its own vehicle by using the decision logic selected by the decision logic selecting part 22.例文帳に追加

予測判断処理部２３は、判定ロジック選択部２２が選択した判定ロジックを用いて自車両の状況判定、危険の予測、必要な動作の判断を行って動作警告制御装置４に送信する。 - 特許庁

The post-stage PLL circuit (20) is halted when the detection signal outputted from the pre-stage PLL circuit (10A) is at a first logic level, and on the other hand, when the detection signal is at a second logic level, the post-stage PLL circuit (20) is activated.例文帳に追加

後段のＰＬＬ回路（２０）は、前段のＰＬＬ回路（１０Ａ）から出力された検出信号が第１の論理レベルのとき、停止する一方、当該検出信号が第２の論理レベルのとき、動作する。 - 特許庁

To enable code editing in both of a form that a layout part is made to become independent of a logic part and a form that the layout part and the logic part are integrated in development of a picture output module.例文帳に追加

画面出力モジュールの開発において、レイアウト部分とロジック部分を独立させた形態、及び当該レイアウト部分およびロジック部分を統合した形態の双方において、コード編集を可能にする。 - 特許庁

The monitoring logic part (UeL) accesses the operation memory to monitor an unauthorized change and access to the operation data stored in the operation memory, or a similar protection violation, and informs the protection logic part (SL) of the optional protection violation, in case thereof.例文帳に追加

動作メモリ内に記憶された動作データの無許可の変更，アクセス又は類似の保護違反を監視するため、監視論理部（ＵｅＬ）は、動作メモリにアクセスし、任意の保護違反の場合に保護論理部（ＳＬ）に通知する。 - 特許庁

The method can be enforced on the system having a plurality of serial buses (222, 224) for interconnecting the EEPROMs (212, 214, 216) to a common configuration logic, and the system has multiple management processors (526, 528) capable of accessing the common configuration logic (228).例文帳に追加

本方法は、EEPROM(212,214,216)を共通構成ロジックに相互接続する複数のシリアルバス(222,224)を有するシステム上で実施することができ、システムは、共通構成ロジック(228)にアクセスすることのできる複数の管理プロセッサ(526,528)を有する。 - 特許庁

A sentence unit hierarchizing part 1a generates a hierarchized old RTL 9 from an old RTL 7 before logic correction, and a sentence unit hierarchizing part 1b generates a hierarchized new RTL from a new RTL 8 after the logic correction.例文帳に追加

文単位階層化部１ａは論理修正前の旧ＲＴＬ７から階層化旧ＲＴＬ９を生成し、文単位階層化部１ｂは論理修正後の新ＲＴＬ８から階層化新ＲＴＬを生成する。 - 特許庁

The element substrate is characterized by having a means applying a first voltage to the logic circuit, a spare voltage input circuit capable of applying a second voltage lower than the first voltage and capable of operating the logic circuit, and a spare voltage applying control circuit applying the voltage to the logic circuit from the spare voltage input circuit in the case the voltage applied to the logic circuit becomes lower than the second voltage.例文帳に追加

ロジック回路に第１の電圧を印加する手段と、前記第１の電圧よりも低く前記ロジック回路を動作可能な第２の電圧を印加可能な予備電圧入力回路と、前記ロジック回路に印加される電圧が前記第２の電圧よりも低くなった場合に、前記予備電圧入力回路から前記ロジック回路に電圧を印加する予備電圧印加制御回路と、を有することを特徴とする素子基板。 - 特許庁