「Level c2」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The clock buffer B1 uses the capacitive element C2 for an auxiliary power supply to provide an output of the H level.例文帳に追加

クロックバッファＢ１は、容量素子Ｃ２を補助電源としてＨレベルを出力する。 - 特許庁

The lighting circuits 5a, 5b apply high-frequency voltage to the cold cathode tubes 6a, 6b when the pulse signals C1, C2 are at a high level and suspends the application of the high-frequency voltage to the cold cathode tubes 6a, 6b when the pulse signals C1, C2 are at a low level.例文帳に追加

点灯回路５ａ，５ｂは、パルス信号Ｃ１，Ｃ２がハイレベルのときに冷陰極管６ａ，６ｂに高周波電圧を印加し、ローレベルのときに高周波電圧の印加を休止する。 - 特許庁

The level shift circuit 1 outputs the second control signal at a high level with a value obtained by adding charging voltages of the capacitors C1, C2 when the first control signal is at a high level.例文帳に追加

レベルシフト回路１は、第１制御信号がハイレベルのときにコンデンサＣ１、Ｃ２の充電電圧を加算した値のハイレベルの第２制御信号を出力する。 - 特許庁

A level shift circuit 1 includes a resistor R1, a diode D1, capacitors C1, C2, and transistors Q1-Q4.例文帳に追加

レベルシフト回路１は、抵抗Ｒ１と、ダイオードＤ１と、コンデンサＣ１、Ｃ２と、トランジスタＱ１〜Ｑ４とを備える。 - 特許庁

Charges stored in a capacitor C3 are charged in a capacitor C2 by turning on a switch 4, a transistor(TR) Q2 is conductive till the voltage across the capacitor C2 reaches a prescribed level while the capacitor C2 discharges after the operation of the switch 4.例文帳に追加

スイッチ４のオン操作によりコンデンサＣ３に蓄えられた電荷がコンデンサＣ２に充電され、スイッチ４の操作後コンデンサＣ２が放電し、所定電位になるまでの所定時間トランジスタＱ２が導通する。 - 特許庁

After an input signal Vin is applied to a C1 and held, a reset level is applied to the Vin and a difference signal is amplified at a radio (C1/C2) of the C1 and a C2 connected to an inverting amplifier.例文帳に追加

入力信号ＶinをＣ1に与えてホールドしたのち、リセットレベルをＶinに印加し、差信号を反転増幅器に接続されたＣ1とＣ2の比(Ｃ1/Ｃ2)により増幅する。 - 特許庁

To prevent another chrominance component from appearing at the boundary of color change on a display image at level change of color difference signals C1 and C2, in the contour emphasizing circuit of the color difference signals C1 and C2.例文帳に追加

色差信号Ｃ１、Ｃ２の輪郭強調回路において、Ｃ１、Ｃ２のレベル変化時に、表示画像で色変化の境目に別の色成分が現れるのを抑制すること。 - 特許庁

The level shift circuit 1 individually charges the capacitors C1, C2 with +3.3 V power supply voltage when a first control signal from a microcomputer is at a low level, and outputs a second control signal at a low level.例文帳に追加

レベルシフト回路１は、マイコンからの第１制御信号がローレベルのときにコンデンサＣ１、Ｃ２を、＋３．３Ｖ電源電圧によって別個に充電させ、かつ、ローレベルの第２制御信号を出力する。 - 特許庁

Thus, a current level is separately set through charging and discharging to the capacitor C2 for deciding the time constant.例文帳に追加

これにより、時定数決定用コンデンサＣ２に対するチャージとディスチャージで電流値を別々に設定できるようにした。 - 特許庁

A high-level voltage (H) is supplied to a write protect terminal C2 from a resistance R connected to a high-level voltage line to disable EDID rewriting.例文帳に追加

ライトプロテクト端子Ｃ２にはハイレベルの電圧ラインに接続されている抵抗Ｒからハイレベルの電圧（Ｈ）が供給されてＥＤＩＤ書換不可状態になっている。 - 特許庁

The node (A) changes from H to L level via a capacitor C2 simultaneously with the connection, since an output unit of an inverter inv3 has been changed from H to L level.例文帳に追加

これと同時に、インバータｉｎｖ３の出力部がＨレベルからＬレベルに切り替わっているので、キャパシタＣ２を介して、ノードＡもＨレベルからＬレベルに切り替えられる。 - 特許庁

The amplifier 1 generates a differential signal between the reset level and signal level by connecting one terminal of the capacitor C1 and one terminal of the capacitor C2 to each differential input while connecting the other terminals of the capacitors C1 and C2 with each other.例文帳に追加

キャパシタＣ１の一方の端子およびキャパシタＣ２の一方の端子を各差動入力に接続すると共にキャパシタＣ１,Ｃ２の他方の端子同士をお互いに接続することにより、アンプ１は、リセットレベルと信号レベルとの差分信号を生成する。 - 特許庁

When a failure counter C2 reaches a level of not less than a threshold C2ref1 that is smaller than the threshold C2ref2 for determining the failure, the use of a motor is restricted (S240, S250), and the clearing of the failure counter C2 is waited.例文帳に追加

異常カウンタＣ２が異常を確定する閾値Ｃ２ｒｅｆ２より小さい閾値Ｃ２ｒｅｆ１以上になったときにはモータの使用を制限し（Ｓ２４０，Ｓ２５０）、異常カウンタＣ２がクリアされるのを待つ。 - 特許庁

An OP amplifier A3 outputs a high level to charge a capacitor c2 till a voltage Vc2 becomes higher than the second oscillation signal Vupr, and then outputs a low level to discharge the capacitor c2 till the voltage Vc1 becomes lower than the first oscillation signal Vlwr.例文帳に追加

ＯＰアンプＡ３が、Ｖｃ２が第２発振信号Ｖｕｐｒより大きくなるまでＨレベルを出力してコンデンサｃ２を充電させた後にＶｃ２が第１発振信号Ｖｌｗｒより小さくなるまでＬレベルを出力してコンデンサｃ２を放電させる。 - 特許庁

Furthermore, the flip-flop circuit 4 is initialized by capacitors C2, C3 at application of power and inverts its stable state when a detected level of the detection circuit 3 reaches a prescribed level.例文帳に追加

また、このフリップフロップ回路４は、電源の投入時にコンデンサＣ２、Ｃ３により初期化され、検出回路３の検出レベルが所定値になったときに、安定状態が反転する。 - 特許庁

The data maintenance part 20 holds data in the node NA when at least one side of the first clock signal C1 and the second clock signal C2 is set up at a second level contrary to the first level.例文帳に追加

データ保持部２０は、第１クロック信号Ｃ１と第２クロック信号Ｃ２の少なくとも一方が第１レベルと逆の第２レベルである場合に、上記ノードＮＡにおけるデータを保持する。 - 特許庁

When the output signal OUTk-1 is the high level, electric charges are accumulated in the wiring capacitors C2, C5, and the TFTs 22, 25 are turned on.例文帳に追加

出力信号ＯＵＴｋ−１がハイレベルであった場合、配線容量Ｃ２、Ｃ５には電荷が蓄積され、ＴＦＴ２２、２５がオンする。 - 特許庁

Since the opening 162b is arranged at the place higher than the operating water level, there is no need for making adjustment to lower the water level from the operating water level prior to sampling of the granular carriers C2 and the sampling can be easily and rapidly performed.例文帳に追加

開口１６２ｂが運転水位よりも高所に配置されるため、粒状担体Ｃ２のサンプリングに先立って水位を運転水位から下げる調整を行う必要がなく、サンプリングを容易かつ迅速に行うことが可能となる。 - 特許庁

Since the level of a wiring capacity C2 is also high in this case, an n-MOS 202 is turned on to make the level of a wiring capacity C6 low, and an n-MOS 206 is kept to be in an off state.例文帳に追加

このとき、配線容量Ｃ２もハイレベルとなっていることから、ｎ−ＭＯＳ２０２がオン状態となり、配線容量Ｃ６のレベルは、ローレベルとなり、ｎ−ＭＯＳ２０６がオフ状態に維持される。 - 特許庁

Since a wiring capacitance C2 is also kept at a high level, the n-MOS 202 becomes in a turned-on condition, the level of a wiring capacitance C6 becomes low and the n-MOS 206 is kept in its off condition.例文帳に追加

このとき、配線容量Ｃ２もハイレベルとなっていることから、ｎ−ＭＯＳ２０２がオン状態となり、配線容量Ｃ６のレベルは、ローレベルとなり、ｎ−ＭＯＳ２０６がオフ状態に維持される。 - 特許庁

The sink current auxiliary circuit 33 is provided with a capacitor C2 that is connected so as to be charged via a transistor(TR) SW2 and a resistor R2 and with a transfer gate T2 that is connected between the high level point of the capacitor C2 and an output terminal.例文帳に追加

シンク電流補助回路３３は、抵抗Ｒ２及びトランジスタＳＷ２を介して放電可能に接続されたキャパシタＣ２と、キャパシタＣ２の一端と出力端との間に接続された転送ゲートＴ２とを備えている。 - 特許庁

A server 3 successively measures reception levels received from the shopping carts C1, C2, C3 to Cl with communication equipment, and refers to an area level file 6 and a stand-by area table 8 to detect the locations of the respective shopping carts C1, C2, C3 to CL.例文帳に追加

サーバ３は、通信機器付のショッピングカートＣ１、Ｃ２、Ｃ３、…ＣＬから受信した受信レベルを順に測定し、エリアレベルファイル６と、待ちエリアテーブル８を参照して、各ショッピングカートＣ１、Ｃ２、Ｃ３、…ＣＬの位置検出を行う。 - 特許庁

The degree of freezing is forecast by using the contributing level g(t) to freezing of the open-air temperature (t) and the contributing levels C1, C2, etc., to freezing of the respective turning points (S50).例文帳に追加

そして、外気温（ｔ）の凍結寄与レベルｇ（ｔ）及び各ターニングポイントの凍結寄与レベルＣ１，Ｃ２，…を用いて凍結度合いを予測する（Ｓ５０）。 - 特許庁

When the control signal LV is in "H" level, no current is carried to the resistive element R2, and a capacitor C2 is charged with the single resistance value of the resistive element R1#.例文帳に追加

制御信号ＬＶが「Ｈ」レベルである場合、抵抗素子Ｒ２に電流は流れず、抵抗素子Ｒ１＃の単独抵抗値でコンデンサＣ２を充電することになる。 - 特許庁

When control signals SGS are outputted, as a result of the input side (B point) of a capacitor C2 becoming a ground level, the potential of the output side (A point) becomes -HV.例文帳に追加

制御信号ＳＧＳが出力されると、コンデンサＣ２の入力側（Ｂ点）がグランドレベルとなる結果、その出力側（Ａ点）の電位が−ＨＶとなる。 - 特許庁

Then, when the clock CLK becomes ground level, one end of the capacitor C1 becomes 4VDD, and a capacitor C2 is charged by the voltage 4VDD via an FET-D2.例文帳に追加

次に、クロックＣＬＫが接地レベルになると、コンデンサＣ１の一端が４ＶDDとなり、コンデンサＣ２がＦＥＴ・Ｄ２を介して電圧４ＶDDに充電される。 - 特許庁

A level shift circuit constituted of a capacitor C2 and resistors R1, R2 shifts a voltage of a clock signal CLK input to an input terminal 12.例文帳に追加

コンデンサＣ２および抵抗素子Ｒ１，Ｒ２によって構成されるレベルシフト回路は、入力端子１２に入力されるクロック信号ＣＬＫの電圧をシフトする。 - 特許庁

The output saturation of the focus detection pixel data is avoided by means of the under-exposure level compared to the exposure suitable for recording (C2), and the focus detection accuracy does not degrade.例文帳に追加

記録に適した露光量よりもアンダーな露光量のため、焦点検出画素データの出力飽和が解消され（Ｃ２）、焦点検出精度が劣化しない。 - 特許庁

The capacitor C2 can be provided with the DC bias means, however, in this case, it is omitted by raising the DC level of input signals Vin for a prescribed amount.例文帳に追加

容量Ｃ２に直流バイアス手段を設けてもよいが、ここでは入力信号Ｖinの直流レベルを所定量だけ高くすることで省略されている。 - 特許庁

This antistatic countermeasure type battery pack has antistatic countermeasure circuits C1, C2, R1-R4, ZD1, ZD2 in a signal line, and components of the same level of the antistatic countermeasure circuits C1, C2, R1-R4, ZD1, ZD2 on the signal line are arranged proximately.例文帳に追加

信号ラインに静電気対策回路Ｃ１、Ｃ２、Ｒ１〜Ｒ４、ＺＤ１、ＺＤ２を有する静電気対策型電池パックにおいて、信号ライン上の静電気対策回路Ｃ１、Ｃ２、Ｒ１〜Ｒ４、ＺＤ１、ＺＤ２の同じレベルの部品同士を近接配置する。 - 特許庁

A level shift circuit 170 includes a current source 171 and a resistor 172, generates a predetermined voltage VD, and shifts a level of a voltage difference Vg between an input and an output of the feedback capacitance C2 so as to increase by the voltage VD.例文帳に追加

レベルシフト回路１７０は、電流源１７１と抵抗１７２とにより所定電圧ＶＤを発生させ、帰還容量Ｃ２の入出力間電位差Ｖｇを、電圧レベルがＶＤだけ上昇するようにレベルシフトさせる。 - 特許庁

Precharged electric charges of the capacitor C1 while IN is high level, accelerates the elevation of a node N2 while IN changes into low level, and a slew rate is controlled depending on a current Ip of the MP2 and gate MOS capacitance C2 of the MN3.例文帳に追加

ＩＮがハイレベルの期間の容量Ｃ１のプリチャージ電荷がＩＮのローレベル変化時のノードＮ２の上昇を高速化して、ＭＰ２の電流ＩｐとＭＮ３のゲートＭＯＳ容量Ｃ２とによりスリューレートが制御される。 - 特許庁

When the signal level of the received signal S1 received by an antenna 1 is lowered than the reference level, a phase difference detection circuit 3 outputs phase control signals C1, C2 denoting a preset phase difference to a vector composite phase shifter 31.例文帳に追加

アンテナ１により受信された受信信号Ｓ１の信号レベルが基準レベルを下回ると、位相差検出回路３が予め設定された位相差を示す位相制御信号Ｃ１，Ｃ２をベクトル合成型移相器３１に出力する。 - 特許庁

An electromagnetic wave is radiated from upward of the liquid level W2, the electromagnetic wave is made refracted by the liquid level W2, entered to the cutting planes S2 and S3, and the height from a medium facing surface of the burr C2 generated in a rim of the cutting planes S2 and S3 is reduced.例文帳に追加

液面Ｗ２の上方から電磁波を照射し、電磁波を液面Ｗ２で屈折させて切断面Ｓ２，Ｓ３に入射させ、切断面Ｓ２，Ｓ３の周縁に発生したばりＣ２の媒体対向面からの高さを低減させる。 - 特許庁

When a potential difference between nodes a, b of the sense amplifier section 12a becomes large enough for amplification, the high-level control signal C2 is outputted, thereby the selected data lines D, /D are also separated from the sense amplifier section 12a, and the sense amplifier section 12a is activated to start amplification operation of data.例文帳に追加

これにより、選択されたデータ線Ｄ，／Ｄもセンスアンプ部１２ａから切り離されるとともに、センスアンプ部１２ａも活性化されてデータの増幅動作が開始される。 - 特許庁

When the water level of water, which is stored to a lower storage limit in a water supply tank 121, does not rise for a certain period of time after a water-supplying part 131 starts to supply water, it is determined that a water-supplying system is out of order by a control part C2 on the basis of detection signals from a water level sensor 143.例文帳に追加

給水部１３１による給水開始後、給水槽１２１内の水の貯水下限の水位が一定時間上昇しないときは、水位センサ１４３の検出信号にもとづいて制御部Ｃ２により給水系の異常が判断される。 - 特許庁

When the current mirror switch circuit 35 is activated, a DC level is supplied to the point A from the DC level supply circuit 36, resulting in that the point A is connected to ground in terms of AC and the capacitance of the phase compensation capacitor of a differential amplifier 30 is C1+C2.例文帳に追加

カレントミラースイッチ回路３５がオンしたとき、Ａ点に直流電位供給回路３６から直流電位が供給され、Ａ点は交流的に接地されたことになり、差動増幅器３０の位相補償容量の大きさはＣ１＋Ｃ２となる。 - 特許庁

A (K) th stage of this shift register is taken as an example, a TFT 21 is turned on by a signal ϕ1 from an outside, and outputs a level of the output signal OUTk-1 to wiring capacitors C2, C5.例文帳に追加

このシフトレジスタのｋ番目の段を例とすると、ＴＦＴ２１は、外部からの信号φ１によってオンし、出力信号ＯＵＴｋ−１のレベルを配線容量Ｃ２、Ｃ５に出力する。 - 特許庁

Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference.例文帳に追加

つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。 - 特許庁

When an output signal OUTk+1 of the high level is outputted from the next stage, a TFT 31 is turned on, the electric charges accumulated in the wiring capacitors C2, C5 are discharged through the TFT 31.例文帳に追加

次の段からハイレベルの出力信号ＯＵＴｋ＋１が出力されると、ＴＦＴ３１がオンし、配線容量Ｃ２、Ｃ５に蓄積された電荷がＴＦＴ３１を介してディスチャージされる。 - 特許庁

Then, by applying data voltage Vdata to a data line X which is coupled in capacitance to the node N1, data writing is conducted to capacitors C1 and C2 connected to the node N1 using the offset level as a reference.例文帳に追加

つぎに、ノードＮ1と容量結合したデータ線Ｘにデータ電圧Ｖdataを供給することにより、ノードＮ1に接続されたキャパシタＣ1，Ｃ2に対して、オフセットレベルを基準としたデータの書き込みを行う。 - 特許庁

In a synchronization time period, a comparator X2 of a second control circuit 36 outputs a H-level control signal to a control node N7, and thereby, a switching element SW3 is turned on, a power source potential Vdd and a capacitance C2 are connected to each other, charging of the capacitance C2 is performed, and a switching element SW2 is turned on.例文帳に追加

同期期間では、第２制御回路３６の比較器Ｘ２は、Ｈレベルの制御信号を制御ノードＮ７に出力し、スイッチング素子ＳＷ３がオン状態になり、電源電位Ｖｄｄと容量Ｃ２とが接続され、容量Ｃ２の充電が行われるとともに、スイッチング素子ＳＷ２がオン状態になる。 - 特許庁

The logical level on the signal line 1 is made constant, inter-line capacity C1 is formed between the signal line 1 and adjacent wire 2, and inter-line capacity C2 is formed between the signal line 1 and adjacent wire 3.例文帳に追加

信号線１上の論理レベルを一定にして、信号線１と隣接配線２との間に線間容量Ｃ１が形成され、信号線１と隣接配線３との間に線間容量Ｃ２が形成される。 - 特許庁

The output level of the output signal D1 of a distortion compensating circuit 122 is monitored and when a variation permissible range is exceeded, a control signal C2 stopping update of a compensation table is sent to the distortion compensating circuit 122 to stop the compensating operation, so that the output level of the distortion compensating circuit 122 is fixed at a limit value.例文帳に追加

歪み補償回路１２２の出力信号Ｄ１の出力レベルを監視し、変動許容範囲を越える場合に補償テーブル更新を停止させる制御信号Ｃ２を歪み補償回路１２２に送って補償動作を停止させ、歪み補償回路１２２の出力レベルを制限値に固定させる。 - 特許庁

When different kinds of component are sucked mixedly, the thickness of the component is 2.0mm of SOP-8 and 4.1mm of TAN-C2 and since the level difference is 2.1mm, a decision is made that batch fly recognition is impossible since the depth of focus of 1.0mm is exceeded.例文帳に追加

この異種部品混在吸着時の部品厚はＳＯＰ−８の２．０ｍｍ及びＴＡＮ−Ｃ２の４．１ｍｍで段差２．１ｍｍであり、焦点深度の１．０ｍｍ超で一括フライ認識が不可能と判定される。 - 特許庁