「MOS switch」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A switch SW11 is connected to the MOS transistor Q12 for switch- controlling current flowing in the MOS transistor Q12.例文帳に追加

ＭＯＳトランジスタＱ１２には、ＭＯＳトランジスタＱ１２に流れる電流をスイッチング制御するために、スイッチＳＷ１１が接続されている。 - 特許庁

A cathode of a light receiving element 11 is connected to a source of an N-MOS switch 21 and a drain of an N-MOS switch 31, and an anode is grounded.例文帳に追加

受光素子１１のカソードはＮ−ＭＯＳスイッチ２１のソース、Ｎ−ＭＯＳスイッチ３１のドレインに接続されアノードは接地される。 - 特許庁

The switch MOS transistors 47x, 47y are turned OFF in a standby state of the MOS logic circuit, and the switch MOS transistors 47x, 47y are turned ON in an operable state of the MOS logic circuit.例文帳に追加

ＭＯＳ論理回路のスタンバイ状態においてスイッチＭＯＳトランジスタ４７ｘ，４７ｙをオフ状態とし、ＭＯＳ論理回路の動作可能状態においてスイッチＭＯＳトランジスタ４７ｘ，４７ｙをオン状態とする。 - 特許庁

A resistor for connecting a power supply input terminal to a gate and a second MOS switch inserted between the gate and a ground are connected to the gate of the MOS switch.例文帳に追加

ＭＯＳスイッチのゲートに、電源入力端子とゲートを接続する抵抗器と、ゲートとグラウンドとの間に挿入された第２のＭＯＳスイッチを接続する。 - 特許庁

A P channel MOS transistor 32 and an N channel MOS transistor 33 act like switch elements to switch the activation/deactivation of the trailing operation section 14.例文帳に追加

ＰチャネルＭＯＳトランジスタ３２およびＮチャネルＭＯＳトランジスタ３３は、立下がり動作部１４の活性化／非活性化を切換えるスイッチ素子として機能する。 - 特許庁

A P channel MOS transistor 22 and an N channel MOS transistor 23 act like switch elements to switch the activation/deactivation of the leading operation section 13.例文帳に追加

ＰチャネルＭＯＳトランジスタ２２およびＮチャネルＭＯＳトランジスタ２３は、立上がり動作部１３の活性化／非活性化を切換えるスイッチ素子として機能する。 - 特許庁

A MOS transistor switch controlled by a control signal SS is connected to a sample and hold circuit (SH) constituted of capacitance CL2.例文帳に追加

また制御信号SSで制御されるMOSトランジスタスイッチと、容量ＣL2からなるサンプルホールド回路(ＳＨ)が接続されている。 - 特許庁

The switching speed of the MOS-FET is higher than that of the thermal permanent current switch 20, and the resistance value of the MOS-FET drops when the MOS-FET is parallelized or cooled.例文帳に追加

ＭＯＳ−ＦＥＴは、熱式永久電流スイッチ２０よりもスイッチング速度が速く、かつ、並列化されたり冷却されたりすると抵抗値が低下する。 - 特許庁

An output N-channel LD MOS 4 in the high-side switch circuit 1 is interrupted when a control N-channel LD MOS 15 is conductive and conductive when the MOS 15 is not conductive.例文帳に追加

ハイサイドスイッチ回路１において、出力用のＮチャネルＬＤＭＯＳ４は、制御用のＮチャネルＬＤＭＯＳ１５のオン状態でオフされ、オフ状態でオンされる。 - 特許庁

A line for supplying a voltage of the bypass capacitor to the gate of the second MOS switch is provided.例文帳に追加

バイパスコンデンサの電圧を第２のＭＯＳスイッチのゲートに供給する線路を設ける。 - 特許庁

Further, a dimension of the MOS transistor of the switch S3A is set twice the dimension of a MOS transistor of the switch S4A, when the MOS transistors are turned on, the circuit is configured such that bulks of the MOS transistors are connected to an output terminal OUT, that is, the internal node NI.例文帳に追加

更に、スイッチＳ３ＡのＭＯＳトランジスタをスイッチＳ４ＡのＭＯＳトランジスタのディメンジョンの２倍に設定し、これらのＭＯＳトランジスタがオンとなるときに、これらのＭＯＳトランジスタのバルクが出力端子ＯＵＴ、即ち内部ノードＮＩに接続するように構成する。 - 特許庁

The output terminal of the comparator is provided with an output circuit comprising a MOS transistor and a constant current source, and the gate of the MOS transistor is provided with a switch circuit controlled by a switch control circuit further.例文帳に追加

コンパレータの出力端子に、ＭＯＳトランジスタと定電流源からなる出力回路を設け、さらにＭＯＳトランジスタのゲートにスイッチ制御回路で制御されるスイッチ回路を設けた。 - 特許庁

Furthermore, in the digital/analog converter, a second capacitance control switch element is turned off when a second MOS transistor is turned on, and the second capacitance control switch element is turned on when the second MOS transistor is turned off.例文帳に追加

さらに、デジタル／アナログ変換器において、第２の容量制御用スイッチ素子は、第２のＭＯＳトランジスタがオンするときオフし、一方、前記第２のＭＯＳトランジスタがオフするときオンする。 - 特許庁

In the digital/analog converter, a first capacitance control switch element is turned off when a first MOS transistor is turned on, and the first capacitance control switch element is turned on when the first MOS transistor is tuned off.例文帳に追加

デジタル／アナログ変換器において、第１の容量制御用スイッチ素子は、第１のＭＯＳトランジスタがオンするときオフし、一方、前記第１のＭＯＳトランジスタがオフするときオンする。 - 特許庁

An image pickup element is equipped with a C-MOS switch array 13 which performs photoelectric conversion for the narrow-field range and a CCD cell array 10 which is arranged at the periphery of the C-MOS switch array 13 and performs photoelectric conversion for the wide-field range together with the C-MOS switch array 13.例文帳に追加

撮像素子は狭視野範囲用の光電変換を行うＣ−ＭＯＳスイッチアレイ１３と、このＣ−ＭＯＳスイッチアレイ１３の周囲に配置されＣ−ＭＯＳスイッチアレイ１３と一緒に広視野範囲用の光電変換を行うＣＣＤセルアレイ１０とを備える。 - 特許庁

A p-channel MOS transistor and an n-channel MOS transistor thus fabricated are connected in parallel to constitute the switch of the switched capacitor circuit.例文帳に追加

上記のように製造したｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを並列に接続して、スイッチトキャパシタ回路のスイッチを構成する。 - 特許庁

An on-resistance of a switch (MOS transistor) which drives the heater is made higher at the side where the arrangement density is high than at the side where the arrangement density is low.例文帳に追加

ヒータを駆動するスイッチ（MOSトランジスタ）のオン抵抗を配列密度の低い側よりも配列密度の高い側の方が高くなるようにする。 - 特許庁

The semiconductor switch 7 comprises two MOS transistors 9, 10 connected in series.例文帳に追加

半導体スイッチ７が、直列接続された２つのＭＯＳトランジスタ９、１０から構成される。 - 特許庁

When a supply voltage Vdd builds up, a MOS transistor M1 produces a current to switch on a MOS transistor M4 and then a MOS transistor M5, which in turn supplies a starting current to a bandgap circuit 10.例文帳に追加

電源電圧Ｖｄｄが立ち上がると、ＭＯＳトランジスタＭ１が電流を流し、ＭＯＳトランジスタＭ４がオンしてＭＯＳトランジスタＭ５がオンし、バンドギャップ回路１０に起動電流が供給される。 - 特許庁

The analog switch circuit includes a first conductivity type first MOS transistor Q4, a second conductivity type second MOS transistor Q5, and a selecting circuit NAND.例文帳に追加

アナログスイッチ回路は、第１導電型の第１ＭＯＳトランジスタＱ４、第２導電型の第２ＭＯＳトランジスタＱ５及び選択回路ＮＡＮＤを備える。 - 特許庁

ON-resistance of a MOS transistor Qn4 constituting the column selection switch 12 is larger than the sum of ON-resistance of the MOS transistor columns Qp1 and Qp2.例文帳に追加

カラム選択スイッチ１２を構成するＭＯＳトランジスタＱｎ４のオン抵抗は、ＭＯＳトランジスタ列Ｑｐ１及びＱｐ２の合計のオン抵抗よりも大きい。 - 特許庁

To provide a variable capacity circuit that uses a MOS switch for attaining the high breakdown voltage of a switch without using a high breakdown voltage process.例文帳に追加

高耐圧プロセスを使用することなくスイッチの高耐圧化が図れるＭＯＳスイッチを用いた可変容量回路を提供する。 - 特許庁

In parallel with an n-channel MOS transistor 3 of p-channel MOS transistors 1 and 2 and the n-channel MOS transistor 3 connected in parallel and constituting the switch circuit, a p-channel MOS transistor 12 to perform ON/OFF operation reverse opposite to it is added.例文帳に追加

スイッチ回路を構成する並列接続されたｐチャネルＭＯＳトランジスタ１、２およびｎチャネルＭＯＳトランジスタ３のｎチャネルＭＯＳトランジスタ３と並列に、これと逆のＯＮ／ＯＦＦ動作するｐチャネルＭＯＳトランジスタ１２を付加する。 - 特許庁

When the bandgap circuit 10 is started, a current depending on a constant current through the bandgap circuit 10 flows through a MOS transistor M6 and then a MOS transistor M7 to switch off a MOS transistor M2 and then the MOS transistor M5.例文帳に追加

バンドギャップ回路１０が起動すると、ＭＯＳトランジスタＭ６にバンドギャップ回路１０の定電流に応じた電流が流れ、これがＭＯＳトランジスタＭ７に流れることによって、ＭＯＳトランジスタＭ２がオフして、ＭＯＳトランジスタＭ５がオフする。 - 特許庁

The transfer gate T2 is configured by connecting a switch pair comprising series connection of two n-type MOS transistors in parallel with a switch pair comprising series connection of two p-type MOS transistors.例文帳に追加

トランスファーゲートＴ２は、２つのｎ型ＭＯＳトランジスタを直列に接続したスイッチ対と、２つのｐ型ＭＯＳトランジスタを直列に接続したスイッチ対とを、並列に接続して構成される。 - 特許庁

Power MOS-FETs (Q1, Q2) having a parasitic diode are connected in reverse series and by driving switch-on by a gate voltage higher than a signal voltage used and by driving switch-off by a voltage lower than that, switching of induction load current with stable switch-on resistance is carried out.例文帳に追加

寄生ダイオ−ドをもつパワーMOS-FET（Q1，Q2）を逆直列接続するとともに，扱う信号電圧より高いゲート電圧でオン駆動し低い電圧でオフ駆動することにより，オン抵抗の安定な誘導負荷電流の切り替えを行う。 - 特許庁

The control circuit 11 includes a switch SW12 which can freely ground the gate of the MOS transistor 11.例文帳に追加

また、制御回路１１は、ＭＯＳトランジスタ１１のゲートを接地自在なスイッチＳＷ１２を含んでいる。 - 特許庁

The third MOS transistor switch 3 is provided between a photodiode PD for generating the photocharges and the input of the inversion amplifier AMP, and the photocharges are accumulated in a stray capacity in the periphery of the photodiode PD, when the switch 3 is turned off.例文帳に追加

光電荷を発生するフォトダイオード(PD)と反転増幅器(AMP)の入力との間に、第３のMOSトランジスタスイッチ(3)を設け、スイッチ(3)がオフであるときの光電荷はフォトダイオード（PD)周辺の浮遊容量に蓄積する。 - 特許庁

Further, the charge controller includes: a first switch MOS transistor connected between the output terminal and the battery terminal; and a voltage control circuit that controls the operation of the first switch MOS transistor in response to the battery voltage.例文帳に追加

充電制御装置は、出力端子とバッテリ端子との間に接続された第１のスイッチＭＯＳトランジスタと、バッテリ電圧に応じて、第１のスイッチＭＯＳトランジスタの動作を制御する電圧制御回路と、を備える。 - 特許庁

At normal operation times, a gate intercepting MOS 4, connected between the gate of power switch element 2 and a grounding potential, is set to OFF state, whereby the MOS structure goes to ON state.例文帳に追加

正常動作時にはパワースイッチ素子２のゲートと接地電位との間に接続されたゲート遮断ＭＯＳ４はオフ状態であり、前記ＭＯＳ構造がオン状態となる。 - 特許庁

The circuit is provided with an N-type MOS transistor Q11 switching and outputting current and a control circuit 11 which switch-controls the MOS transistor Q11.例文帳に追加

この発明は、電流をスイッチングして出力するＮ型のＭＯＳトランジスタＱ１１と、このＭＯＳトランジスタＱ１１をスイッチング制御する制御回路１１とを備えている。 - 特許庁

A local row decoder 3 is configured such that a selection switch 123 including a p-channel MOS transistor 121 and an n-channel MOS transistor 122 is connected to each word line WL.例文帳に追加

ローカルロウデコーダ３は、ｐチャネルＭＯＳトランジスタ１２１とｎチャネルＭＯＳトランジスタ１２２とからなる選択スイッチ１２３をワード線ＷＬ毎に接続して構成されている。 - 特許庁

A bypass switch 30 comprising a MOS-FET that receives an instruction signal to perform ON/OFF operations is connected to a thermal permanent current switch 20 in parallel.例文帳に追加

指令信号を受け、オン／オフ作動を行うＭＯＳ−ＦＥＴから構成されるバイパススイッチ３０を熱式永久電流スイッチ２０に並列に接続する。 - 特許庁

To reduce charge errors by enabling the gradual reduction of charge injection in a MEMS variable capacitor during switch-off in a MOS switch.例文帳に追加

ＭＯＳスイッチがオフである間、ＭＥＭＳ可変コンデンサ内への電荷注入が、次第に減少させられることを可能にすることで、チャージエラーを低減する。 - 特許庁

MOS transistors 12, 14, 16 and 18 which constitute of the latch circuit 10 and MOS transistors 20, 26 and 28 which constitute of a switch circuit are low leak type MOS transistors having a very small leak current than the standard type MOS transistors which constitute of the peripheral circuits including the output circuit 32.例文帳に追加

ラッチ回路１０を構成するＭＯＳトランジスタ１２，１４，１６，１８とスイッチ回路を構成するＭＯＳトランジスタ２０，２６，２８は、出力回路３２を含む周辺の回路を構成する標準型ＭＯＳトランジスタよりもリーク電流の格段に小さい低リーク型ＭＯＳトランジスタからなる。 - 特許庁

In the switch off period, the respective sources of the N type MOS transistors M1 and M2 are cut off from a VSS.例文帳に追加

このスイッチオフ期間では、Ｎ型ＭＯＳトランジスタＭ１，Ｍ２の各々のソースがＶＳＳから切り離される。 - 特許庁

An input side sampling switch includes a photograph MOS relay, a transistor and a current control circuit.例文帳に追加

本発明の入力側サンプリングスイッチは、フォトモスリレーと、トランジスタと、電流制御回路とから構成されている。 - 特許庁

The plurality of switches of the built-in capacitor element 70: 151 and the switch element of the V-I converters are an MOS transistor.例文帳に追加

内蔵容量７０：１５１の複数のスイッチとＶ・Ｉ変換器のスイッチ素子は、ＭＯＳトランジスタである。 - 特許庁

An MOS transistor 16 is added so as to arbitrarily switch the connection of a charging capacity of a soft starting circuit.例文帳に追加

ソフトスタート回路の充電容量の接続を任意に切り替えられるようにＭＯＳトランジスタ１６を追加する。 - 特許庁

The first internal power supply 3 comprises: a Zener diode 3a; a constant current source 3b; and an MOS switch 3c.例文帳に追加

第１内部電源３は、ツェナーダイオード３ａ、定電流源３ｂ、ＭＯＳスイッチ３ｃで構成されている。 - 特許庁

Specially, a driving part divides the C-MOS switch array 13 and CCD cell array 10 in two dimensions into the upper and lower parts based upon the center position of the C-MOS switch array 13 and independently drives an upper CCD cell array 10A, a lower C-MOS switch array 13B, and a lower CCD cell array 10B.例文帳に追加

特に駆動部がＣ−ＭＯＳスイッチアレイ１３およびＣＣＤセルアレイ１０をＣ−ＭＯＳスイッチアレイ１３の中央位置を基準として平面的に上部および下部に分割し、上部Ｃ−ＭＯＳスイッチアレイ１３Ａ、上部ＣＣＤセルアレイ１０Ａ、下部Ｃ−ＭＯＳスイッチアレイ１３Ｂ、および下部ＣＣＤセルアレイ１０Ｂを独立に駆動する。 - 特許庁

Moreover, a control means (4) is also provided to detect, when the main switch S1 turns OFF and the MOS-FET for synchronous rectification turns ON, that the MOS-FET is in the ON state and controls the main switch to be maintained in the OFF state.例文帳に追加

そして、主スイッチＳ１がオフし、同期整流用ＭＯＳ−ＦＥＴがオンした時、該ＭＯＳ−ＦＥＴがオンしていることを検出して、主スイッチがオフ状態を維持するように制御を行う制御手段 を備えた。 - 特許庁

Meanwhile, at an operation start of the pump circuit 1, a contact of a changeover switch SW1 is switched reverse to a state as shown, and a MOS transistor Q3A is used instead of a MOS transistor Q3.例文帳に追加

一方、チャージポンプ回路１の動作の開始時には、切り換えスイッチＳＷ１の接点を図示とは反対に切り換え、ＭＯＳトランジスタＱ３に代えてＭＯＳトランジスタＱ３Ａを使用する。 - 特許庁

A MOS transistor 36 as a switch element is connected between output terminals of first, second D/A converters 12, 13.例文帳に追加

第１，第２Ｄ／Ａ変換器１２，１３の出力端子の間に、スイッチ素子としてのＭＯＳトランジスタ３６を接続する。 - 特許庁

A C-MOS buffer Q1 moves electric charge in a capacitor C2 to a capacitor C5 in response to operation of a detection switch SE.例文帳に追加

Ｃ−ＭＯＳバッファＱ１は、検出スイッチＳＥが作動すると、コンデンサＣ２の電荷をコンデンサＣ５に移動させる。 - 特許庁