「MOSFET structure」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To improve an elevated source/drain type MOSFET structure.例文帳に追加

高架ソース−ドレイン型ＭＯＳＦＥＴ構造を改良すること。 - 特許庁

MULTI-GATE MOSFET STRUCTURE HAVING STRAINED SILICON FIN BODY例文帳に追加

歪シリコン・フィン型ボディを有するマルチ・ゲートＭＯＳＦＥＴ構造 - 特許庁

THRESHOLD VOLTAGE VARIABLE COMPLEMENTARY MOSFET USING SOI STRUCTURE例文帳に追加

ＳＯＩ構造を用いたしきい値電圧可変相補型ＭＯＳＦＥＴ - 特許庁

To obtain a semiconductor device of a lateral MOSFET structure which is capable of operating at a high speed as it is realizing a stable threshold.例文帳に追加

安定したしきい値を実現しながら、高速動作が可能な横型MOSFET構造の半導体装置を得る。 - 特許庁

The MOSFET sensor 3 is disposed on a heat-insulated structure 1, and the current source MOSFET 5 is disposed outside the heat-insulated structure 1.例文帳に追加

センサーＭＯＳＦＥＴ３は断熱構造体１上に配置され、電流源ＭＯＳＦＥＴ５は断熱構造体１の外部に配置されている。 - 特許庁

The semiconductor device 1 is a power MOSFET having super junction structure.例文帳に追加

半導体装置１は、スーパージャンクション構造を有するパワーＭＯＳＦＥＴである。 - 特許庁

SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SAME (METHOD AND STRUCTURE OF IMPROVING PERFORMANCE OF BOTH N-TYPE MOSFET AND P-TYPE MOSFET BY STRESSED FILM)例文帳に追加

半導体構造およびその形成方法（応力付加膜によりＮ型ＭＯＳＦＥＴおよびＰ型ＭＯＳＦＥＴ双方の性能を向上させる方法および構造） - 特許庁

METHOD AND STRUCTURE FOR REDUCING FLOATING BODY EFFECT IN MOSFET DEVICE例文帳に追加

ＭＯＳＦＥＴデバイスにおける浮遊体効果を減少させる方法及び構造体 - 特許庁

To prevent thermal break of a semiconductor device, containing a MOSFET constituted in a high breakdown voltage structure.例文帳に追加

高耐圧構造のＭＯＳＦＥＴを含む半導体装置が熱破壊する。 - 特許庁

To provide a semiconductor device which includes MOSFET structure of low channel resistance.例文帳に追加

チャネル抵抗の低いＭＯＳＦＥＴ構造を含む半導体装置を提供する。 - 特許庁

A semiconductor structure is formed such that the layer structure of a wafer region by which an n-type MOSFET is manufactured is different from the layer structure of a wafer region by which a p-type MOSFET is manufactured.例文帳に追加

半導体構造体は、ｎ型ＭＯＳＦＥＴが製造されるウェハ領域の層構造が、ｐ型ＭＯＳＦＥＴが製造されるウェハ領域の層構造とは異なるものとなるように製造される。 - 特許庁

To avoid overetching of a source/drain region in an MOSFET of an SOI structure.例文帳に追加

ＳＯＩ構造のＭＯＳＦＥＴにおけるソース・ドレイン領域のオーバーエッチングを回避する。 - 特許庁

To provide an MOSFET of gallium nitride material that comprises a vertical structure.例文帳に追加

縦型構造を有しており窒化ガリウム系材料からなる電界効果トランジスタを提供する。 - 特許庁

To provide a semiconductor device having the structure of a miniaturized reverse blocking MOSFET.例文帳に追加

縮小化された逆阻止ＭＯＳＦＥＴ構造を有する半導体装置を提供する。 - 特許庁

To provide a MOSFET gate structure which includes a niobium monoxide gate on a gate dielectric.例文帳に追加

ゲート誘電体の上の一酸化ニオブゲートを含むＭＯＳＦＥＴゲート構造を提供する。 - 特許庁

An MOSFET structure may be incorporated into a device adjacent to the source region, or, alternatively, the MOSFET structure may be omitted to produce a high-voltage transistor structure having a stand-alone drift region.例文帳に追加

ＭＯＳＦＥＴ構造は、ソース領域近傍のデバイスに組み込まれるか、あるいはＭＯＳＦＥＴ構造を省略して、スタンドアロンのドリフト領域を有する高電圧トランジスタ構造を製造することができる。 - 特許庁

To provide a P-type MOSFET structure having strained silicon, and to provide its manufacturing method.例文帳に追加

歪みシリコンをもつＰ型ＭＯＳＦＥＴの構造及びこれを製造する方法を提供する。 - 特許庁

A programmable neuron MOSFET structure is formed on an SOI substrate.例文帳に追加

本発明は、ＳＯＩ基板の上に作成されたプログラマブル・ニューロンＭＯＳＦＥＴ構造体を開示する。 - 特許庁

A MOSFET structure may be incorporated into the device near the source region, or the MOSFET structure may be omitted to produce a high-voltage transistor having a stand-alone drift region.例文帳に追加

ＭＯＳＦＥＴ構造は、ソース領域近傍のデバイスに組み込まれるか、あるいはＭＯＳＦＥＴ構造を省略して、スタンドアロンのドリフト領域を有する高電圧トランジスタ構造を製造することができる。 - 特許庁

A surge voltage is applied between the gate and drain of a MOSFET which forms a stacked structure protective circuit, one or more diodes or a MOSFET switch is connected between the gate and drain of the MOSFET to absorb a surge voltage so as to protect the gate oxide film of the MOSFET against damage.例文帳に追加

スタック構造保護回路を構成するＭＯＳＦＥＴのゲート・ドレイン間にサージ電圧が印加され、ＭＯＳＦＥＴのゲート酸化膜が破壊されるのを防止するため、前記ゲート・ドレイン間に単数又は複数のダイオード又はＭＯＳＦＥＴスイッチを接続してサージ電圧を吸収する。 - 特許庁

The MOSFET includes silicon germanium multilayer structure formed on the active layer and the polysilicon gate includes a silicon layer overlapped on an upper part for improving performance with a high frequency.例文帳に追加

高周波数での性能向上のために、MOSFETは活性層上に形成されたシリコン・ゲルマニウム多層構造体を含み、そのポリシリコンゲートは上に重なるシリコン層を含み得る。 - 特許庁

Each pixel cell 3 uses a P channel MOSFET with an octagonal structure as an MOSFET 13 for a reset switch for initializing the potential of a charge storage portion 12.例文帳に追加

各画素セル３において電荷蓄積部１２の電位を初期化するためのリセットスイッチ用ＭＯＳＦＥＴ１３として、八角形型構造のＰチャネルＭＯＳＦＥＴを用いる。 - 特許庁

To provide a technique for forming a double gate/double channel MOSFET structure which has excellent short channel characteristics and a channel length of below 0.05 μm, and to provide the double gate/double channel MOSFET structure itself.例文帳に追加

優れた短チャネル特性を有するチャネル長０．０５μｍ未満の２重ゲート／２重チャネルＭＯＳＦＥＴ構造を形成する技法、ならびにこのような２重ゲート／２重チャネルＭＯＳＦＥＴ構造自体を提供する。 - 特許庁

To provide a vertical MOSFET which can have a larger current and a higher breakdown voltage, by circumventing concentrations of electric field concentration and current, even when the cells of the MOSFET having a vertical structure are integrated highly, and to provide a manufacturing method of the vertical MOSFET.例文帳に追加

縦型構造のＭＯＳＦＥＴにおいてセルの高集積化を図った場合でも電界集中および電流集中を回避して大電流化および高耐圧化を図ることができるＭＯＳＦＥＴおよびその製造方法を提供する。 - 特許庁

To provide a method capable of stably manufacturing the structure of a drift region in a power MOSFET.例文帳に追加

パワーＭＯＳＦＥＴにおけるドリフト領域の構造を安定して製造することができる方法を提供する。 - 特許庁

A split gate structure (84) including a first gate electrodes (48, 87) controls the first MOSFET device (41).例文帳に追加

第１ゲート電極（４８，８７）を含む分割ゲート構造（８４）は、第１ＭＯＳＦＥＴデバイス（４１）を制御する。 - 特許庁

To achieve a MOSFET which has a superior operating speed and stably secures high reliability even when a gate insulating film of the MOSFET is made thin and a gate structure is complicated.例文帳に追加

ＭＯＳＦＥＴのゲート絶縁膜が薄膜化しゲート構造が複雑化した場合においても、動作速度に優れ、高信頼性を安定して確保できるＭＯＳＦＥＴを実現する。 - 特許庁

Each MOSFET has an elevated source/drain structure, and the surfaces of epitaxial layers 21 and 29 which function as source/drain regions are positioned higher than the channel of each MOSFET.例文帳に追加

各ＭＯＳＦＥＴは、エレベーテッド・ソース／ドレイン構造を有し、ソース／ドレイン領域として機能するエピタキシャル層２１，２９の表面は、各ＭＯＳＦＥＴのチャネルよりも高い位置に存在する。 - 特許庁

In the fabrication process of a vertical MOSFET, an n-type vertical MOSFET becoming an actual product and a p-type lateral MOSFET for evaluation having a gate electrode structure identical to that of the vertical MOSFET are fabricated on the same semiconductor substrate 11 by performing ion implantation for forming the source region 17 of the vertical MOSFET while masking the forming region of the lateral MOSFET.例文帳に追加

縦型ＭＯＳＦＥＴの製造プロセスにおいて、横型ＭＯＳＦＥＴの形成領域をマスクした状態で、縦型ＭＯＳＦＥＴのソース領域１７を形成するためのイオン注入をおこなうことにより、同一半導体基板１１上に、実際の製品となるｎ型の縦型ＭＯＳＦＥＴとともに、その縦型ＭＯＳＦＥＴと同じゲート電極構造を有する評価用のｐ型の横型ＭＯＳＦＥＴを作製する。 - 特許庁

A body contact diode region 13 constituting a diode structure where the body contact region 12 and the n-type semiconductor layer 3 form a pn junction, and an MOSFET region 14 where MOSFET structure is formed are also provided.例文帳に追加

ボディコンタクト領域１２とｎ形半導体層３とでｐｎ接合が形成されたダイオード構造を構成するボディコンタクトダイオード領域１３と、ＭＯＳＦＥＴ構造が構成されたＭＯＳＦＥＴ領域１４とを有する。 - 特許庁

To lower the parasitic resistance of a source/drain region by greatly improving a margin of junction leakage of an MOSFET, having an LDD structure and a salicide structure.例文帳に追加

ＬＤＤ構造とサリサイド構造を有するＭＯＳＦＥＴの接合リークのマージンを大幅に向上させ、ソース・ドレイン領域の寄生抵抗を低減させる。 - 特許庁

Additionally, a transistor structure 210 of the neuron MOSFET is divided completely from the capacitor structures 241, 231 by the diving structure 270.例文帳に追加

それに加えて、ニューロンＭＯＳＦＥＴのトランジスタ構造体２１０は、分離構造体２７０によりコンデンサ構造体２４１、２３１から完全に分離される。 - 特許庁

To provide a semiconductor structure for use in n-type and p-type MOSFET devices, and the method of manufacturing the same.例文帳に追加

ｎ型及びｐ型ＭＯＳＦＥＴデバイスに使用するための半導体構造体と、その製造方法とを提供する。 - 特許庁

To fabricate a planar microstructure of Si applicable to an MOSFET having a three-dimensional structure with high controllability.例文帳に追加

３次元構造を有するＭＯＳＦＥＴ等に応用可能なＳｉの板状微細構造を制御良く製造する。 - 特許庁

To provide a semiconductor device having a vertical MOSFET structure well balanced between high withstand voltage and low ON resistance.例文帳に追加

高耐圧および低オン抵抗のバランスに優れる縦型のＭＯＳＦＥＴ構造を有する半導体装置を提供する。 - 特許庁

METHOD OF MANUFACTURING COMPOSITE IMPURITY STRUCTURE, SEMICONDUCTOR DEVICE, MOSFET TRANSISTOR, AND INSULATED GATE BIPOLAR TRANSISTOR例文帳に追加

複合不純物構造体の製造方法、半導体装置、ＭＯＳ電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ - 特許庁

These process steps are used together with a conventional gate process step, when a strain MOSFET structure is formed.例文帳に追加

これらの処理ステップは、歪みＭＯＳＦＥＴ構造を形成する際に、従来のゲート処理ステップと共に使用できる。 - 特許庁

To provide a semiconductor device with a vertical MOSFET structure that can reduce ON-resistance and the variation of the ON-resistance.例文帳に追加

オン抵抗およびオン抵抗のばらつきを低減できる縦型ＭＯＳＦＥＴ構造の半導体装置を提供する。 - 特許庁

This technique for manufacturing a MOSFET device which has a double gate/double channel structure uses a damascene process.例文帳に追加

２重ゲート／２重チャネル構造を有するＭＯＳＦＥＴデバイスを製造する本発明の技法はダマシン・プロセスを利用する。 - 特許庁

To provide such a method that is effective and easy to form a MOSFET having an elevated source/drain structure.例文帳に追加

高められたソース／ドレイン構造を有するＭＯＳＦＥＴを形成する効果的で製造が容易な方法を提供する。 - 特許庁

CIRCUIT HAVING SWITCH WITH MOSFET STRUCTURE IN SERIAL-PARALLEL SWITCHABLE TYPE CELL VOLTAGE BALANCE CIRCUIT, AND DRIVING CIRCUIT FOR THE SAME例文帳に追加

直並列切り替え式セル電圧バランス回路のスイッチをＭＯＳＦＥＴで構成した回路及びその駆動回路 - 特許庁

A gate electrode 17A of a first MOSFET 20A in the light receiving part 10A has a single layer structure of polycrystalline silicon.例文帳に追加

受光部１０Ａの第１のＭＯＳＦＥＴ２０Ａのゲート電極１７Ａは多結晶シリコンの単層構造である。 - 特許庁

STRUCTURE AND PROCESS FOR 6F2 TRENCH CAPACITOR DRAM CELL HAVING VERTICAL MOSFET AND 3F BIT LINE PITCH例文帳に追加

垂直ＭＯＳＦＥＴおよび３Ｆビット線ピッチを備えた６Ｆ２トレンチ・キャパシタＤＲＡＭセルのための構造およびプロセス - 特許庁

The Schottky-diode 20, the MOSFET 30, and the MOSFET 40 have a withstand voltage characteristic and a carrier travelling characteristic due to a lamination structure of a δ doped layer and the undoped layer, and are integrated on a common substrate.例文帳に追加

ショットキーダイオード２０やＭＯＳＦＥＴ３０，４０は、δドープ層とアンドープ層との積層構造により、耐圧特性とキャリア走行特性とを有し、かつ、共通の基板上に集積化されている。 - 特許庁

An n-channel MOSFET and p-channel MOSFET of salicide structure are integrated on a silicon substrate 1, on which a metal wiring layer 12 is formed through an inter-layer insulating film 10.例文帳に追加

シリコン基板１にサリサイド構造のｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴが集積形成され、この上に層間絶縁膜１０を介して金属配線層１２が形成される。 - 特許庁