「MPX」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A tuner part is provided with no MPX circuit and a digital signal processing circuit is provided with an MPX circuit, so that stereo demodulation is performed by digital processing.例文帳に追加

チューナ部にはＭＰＸ回路が設けられておらずデジタル信号処理回路部に設けられ、デジタル処理でステレオ復調が行われる。 - 特許庁

Malfunctions in a multiplexer MPX and a sensor can be also diagnosed.例文帳に追加

また、マルチプレクサーＭＰＸやセンサーの不具合も診断することができる。 - 特許庁

A semiconductor integrated circuit has an A/D converter and a sampling circuit MPX.例文帳に追加

半導体集積回路は、Ａ／Ｄ変換器と、サンプリング回路ＭＰＸとを具備する。 - 特許庁

In a first operating (non-dividing) mode, each control part determines the first mode output 114 in at least one output of the first-level MPX 110 and in a second operating (dividing) mode, the control part determines a plurality of second mode outputs 118, 120 in the selected output of the MPX that is not the first level.例文帳に追加

第一動作(非分割)モードでは制御部は第一レベルMPX110の少なくとも1つの出力において第一モード出力114を決定し、第二動作(分割)モードでは制御部は第一レベルでないMPXの選択された出力における複数第二モード出力118、120を決定する。 - 特許庁

When the chain frequency exceeds a prescribed reset frequency, a reset signal is output to an MPX 224.例文帳に追加

連鎖回数が所定のリセット回数を超えた場合、ＭＰＸ２２４にリセット信号を出力する。 - 特許庁

In the MPX 14, when DIN is '0', the CLK is selected and outputted as DATA.例文帳に追加

ＭＰＸ１４では、ＤＩＮが”０”の時はＣＬＫが選択され、ＤＡＴＡとして出力される。 - 特許庁

Each block B0-Bn can be selectively connected to a flying capacitor 12 by a multiplexer MPX.例文帳に追加

ブロックＢ０〜Ｂｎは、マルチプレクサＭＰＸによって選択的にフライングキャパシタ１２に接続可能とされる。 - 特許庁

The primary side of the photocoupler 26 can be selectively connected to one of the blocks B1-Bn via the multiplexer MPX.例文帳に追加

フォトカプラ２６の１次側は、マルチプレクサＭＰＸを介してブロックＢ１〜Ｂｎのいずれかと選択的に接続可能とされる。 - 特許庁

A multiplexer(MPX) 30 outputs selectively either of the first digital signal or an output signal of the memory 28.例文帳に追加

ＭＰＸ３０は、第１デジタル信号又はＦＩＦＯメモリ２８の出力信号の何れか一方を選択的に出力する。 - 特許庁

The clock selection circuit incorporated in a semiconductor integrated circuit includes a decoder DEC, a control unit Cnt, and a multiplexer Mpx.例文帳に追加

半導体集積回路に内蔵のクロック選択回路は、デコーダＤＥＣ、制御ユニットＣｎｔ、マルチプレクサＭｐｘを有する。 - 特許庁

The printing device is configured to supply printing data stored by a line buffer 61 to a connection recombination circuit (MPX) 81 via a data line 91.例文帳に追加

ラインバッファ６１によって記憶された印刷データは、データ線９１を介して接続組換回路（ＭＰＸ）８１に供給される。 - 特許庁

A photodetection signal CHO(y) is selected by a select signal MPX based upon an out put signal CHO(Yn) of each photodetection part 230.例文帳に追加

受光信号ＣＨＯ（ｙ）は、各受光部２３０の出力信号ＣＨＯ（Ｙｎ）に基づく選択信号ＭＰＸにより選択される。 - 特許庁

This circuit is equipped with a carrier counter 12, an inverter 13, an MPX 14, a mode control circuit 15, a 1/2 frequency-dividing circuit 16, and a delay circuit 17.例文帳に追加

キャリアカウンタ１２とインバータ１３とＭＰＸ１４とモード制御回路１５と１／２分周回路１６と遅延回路１７とを備える。 - 特許庁

The first amplifier amplifies an acceleration signal at the first amplification degree to be output to an MPX 22 and the second amplifier 21 for amplifying it at the second amplification degree.例文帳に追加

第１増幅器は第１の増幅度で加速度信号を増幅し、ＭＰＸ２２および第２の増幅度で増幅する第２増幅器２１に出力する。 - 特許庁

A CLK is inputted, delayed for one unit time by a delay circuit 11 and outputted as a reference signal REF via a multiplexer (MPX) 13.例文帳に追加

ＣＬＫを入力し、遅延回路１１により１単位時間遅らせ、マルチプレクサ（以下ＭＰＸ）１３を介し基準信号ＲＥＦとして出力する。 - 特許庁

A floppy disk drive 52 is used to read audio data from a floppy disk and a flash ROM 66 stores the data via an MPX processing section 64 of a microcomputer 60.例文帳に追加

フロッピディスクドライブ５２によってフロッピディスクからオーディオデータを読み出し、マイコン６０のＭＰＸ処理部６４を経てフラッシュＲＯＭ６６に格納する。 - 特許庁

Image data read by an SBU121, based on the operation instruction are multiplexed processing at an MPX 105 and transmitted to an IPU 101 of an image processing unit.例文帳に追加

操作指示に基づいてＳＢＵ１２１で読み取られた画像データは、ＭＰＸ１０５で多重化処理され、画像処理ユニットであるＩＰＵ１０１へ送られる。 - 特許庁

The carrier counter 12 counts leading edges or trailing edges of the output signal SG1 of the MPX 14 and generates a remote-control carrier signal Do having previously set cycles and duty.例文帳に追加

キャリアカウンタ１２は、ＭＰＸ１４の出力信号ＳＧ１の立ち上がりエッジまたは立ち下がりエッジをカウントし、予め設定された周期及びデューティのリモコンキャリア信号Ｄｏを生成する。 - 特許庁

At least one transistor (MPX) is connected between a plurality of word line driving factor circuits configured using CMOS inverters (MP0, MN0 and the like) and a power source potential (Vcc).例文帳に追加

ＣＭＯＳインバータ（ＭＰ０とＭＮ０等）を用いて構成される複数のワード線駆動用要素回路と電源電位（Ｖｃｃ）との間に、少なくとも一つのトランジスタ（ＭＰＸ）を接続する。 - 特許庁

A dot monitoring section 121 and an MPX 131 are arranged in an image generator 1 that selectively mixes an error diffusion processing image 61 and a screen processing image 62 to generate a mixed halftone image 63.例文帳に追加

誤差拡散処理画像６１とスクリーン処理画像６２とを選択的に混合して混合ハーフトーン画像６３を生成する画像形成装置１に、ドット監視部１２１およびＭＰＸ１３１を設ける。 - 特許庁

The MPX 81 supplies the printing data supplied from the line buffer 61 via the data line 91 to heating element groups #1-#4 of a thermal head 1 via data lines 71-74, respectively.例文帳に追加

ＭＰＸ８１は、ラインバッファ６１からデータ線９１を介して供給された印刷データをデータ線７１乃至７４を介してサーマルヘッド１の各発熱体群＃１乃至＃４にそれぞれ供給する。 - 特許庁

A multiplexing part (MPX) 8 multiplexes a video data signal Dv2, a sound data signal Da2 and a frame synchronizing data signal Df in time division and outputs the multiplexed signal as a 10-bit multiplexed data signal Do1.例文帳に追加

多重部（ＭＰＸ）８は、映像データ信号Ｄｖ２、音声データ信号Ｄａ２およびフレーム同期データ信号Ｄｆを時分割多重して１０ビットの多重データ信号Ｄｏ１として出力する。 - 特許庁

The MPX 224 switches a value to be used for an XOR operation from a last code block output from a block encoding section 225 to an initial vector 222 in response to the reset signal input from the reset counter 226.例文帳に追加

ＭＰＸ２２４は、リセットカウンタ２２６から入力されたリセット信号に基づいて、ＸＯＲ演算に用いる値を、ブロック暗号化部２２５から出力される１つ前の暗号ブロックから初期ベクトル２２２に切り替える。 - 特許庁

To each PE(processor element), to a first MPX(multiplexer) connected to an arithmetic and logic unit that the PE has, two routes for the direct input from the respective PEs adjoining both sides of the PE are added.例文帳に追加

各ＰＥ（プロセッサエレメント）は、該ＰＥが備える算術論理演算器へ接続する第１のＭＰＸ（マルチプレクサ）に対し、その両側に隣接する夫々のＰＥから直接入力する経路を二つ付加される。 - 特許庁

By directing an MPX, data which are cumulative values added with random numbers generated from the random number generators of the random number generating system and appended with random number information are stored in a buffer memory 5 and the data are recorded on an optical disk 9.例文帳に追加

ＭＰＸに指示して、その乱数発生系統の乱数発生器から発生された乱数が加算された累積値と乱数情報が付加されたデータをバッファメモリ５に蓄積し、そのデータを光ディスク９に記録する。 - 特許庁

As the 2nd input system, the distortion of the signal obtained by mixing two outputs of the I2SR circuit 28 by a mixing circuit 29 and stereo modulation are performed by a distortion correcting circuit 30 and an MPX circuit 31 and supplied to a signal processing circuit 25.例文帳に追加

第２入力系としてＩ^2ＳＲ回路２８の２出力を混合回路２９で混合した信号の歪とステレオ復調を歪補正回路３０とＭＰＸ回路３１で行って信号処理回路２５に供給する。 - 特許庁

The MPX switches outputs from the first and second amplifiers in every switching period to be output to an ADC 23, so as to be brought therein into a time-serial digital signal comprising two signals, and outputs it to an outside of the circuit chip via a communication circuit 26.例文帳に追加

ＭＰＸは第１および第２増幅器の各出力を切替周期毎に切り替えてＡＤＣ２３へ出力し、ここで２つの信号の時系列デジタル信号とされ、通信処理回路２６を介して、回路チップ外部へ出力する。 - 特許庁

As the first output signal outputted to the first MPX of the adjoining PE, either of the data stored in a predetermined register in each PE and the first output signal from the PE adjoining the side opposite to the output destination PE is selected.例文帳に追加

隣接するＰＥの第１のＭＰＸへ出力する第１の出力信号として、各ＰＥ内の所定のレジスタに格納されるデータと、出力先ＰＥとは反対隣に接するＰＥからの第１の出力信号との、どちらかが選択される。 - 特許庁

A selection signal SEL is supplied to the DEC, first and second clock signals CKIN0 and 1 and first and second selection output signals of the decoder DEC are supplied to the Cnt, and first and second selection control signals Q'0 and 1 of the Cnt are supplied to the Mpx.例文帳に追加

ＤＥＣに選択信号ＳＥＬが供給され、Ｃｎｔに第１と第２のクロック信号ＣＫＩＮ０、１とデコーダＤＥＣの第１と第２の選択出力信号が供給され、ＭｐｘにＣｎｔの第１と第２の選択制御信号Ｑ´０、１が供給される。 - 特許庁

The 1/2 frequency- dividing circuit 16 and delay circuit 17 make the MPX 14 switch the output between the reference clock Di and its inverted signal NDi by cycles of the remote-control carrier signal Do with a timing, where the leading edge and trailing edge of the remote-control carrier signal Do do not coincide each other.例文帳に追加

１／２分周回路１６と遅延回路１７によって、リモコンキャリア信号Ｄｏの立ち上がりエッジおよび立ち下がりエッジと一致しないタイミングで、かつリモコンキャリア信号Ｄｏの周期ごとに、ＭＰＸ１４に基準クロックＤｉとその反転信号ＮＤｉとの出力の切り替えを行わせる。 - 特許庁

A mask mark M (MX, MY) on the mask and a pallet mark MP (MPX, MPY) on the wafer pallet are simultaneously imaged with the microscope imaging apparatus including two pairs of focusing optical systems from the direction orthogonal to the mask and wafer surface to measure two-dimensional position displacement between these marks.例文帳に追加

マスク及びウエハの面と直交する方向からマスク上のマスクマークＭ（Ｍ_X 、Ｍ_Y ）とウエハパレット上のパレットマークＭＰ（ＭＰ_X 、ＭＰ_Y）とを２組の結像光学系を有する顕微鏡撮像装置によって同時に撮像し、これらのマーク間の二次元の位置ずれ量を測定する。 - 特許庁

This transistor (MPX) is independently controlled by a control signal (DECENB) separate from the control signals (AB-0 to AB-n) of the word line driving factor circuits, and has both functions of through-current prevention by timing adjustment and peak current prevention by limiting the current.例文帳に追加

このトランジスタ（ＭＰＸ）は、ワード線駆動用要素回路の制御信号（ＡＢ-０〜ＡＢ-ｎ）とは別の制御信号（ＤＥＣＥＮＢ）によって独立に制御され、タイミング調整による貫通電流防止機能と、電流制限によるピーク電流の低減機能の双方を有する。 - 特許庁

When no dot is disposed in any of adjacent pixels adjacent to the dot pixel in the error diffusion processing image 61, as a binary of the pixel in the same position as each of the dot pixel and each adjacent pixel in the mixed halftone image 63, the MPX 131 selects binaries of the dot pixel and each adjacent pixel.例文帳に追加

ＭＰＸ１３１は、誤差拡散処理画像６１の中の、ドット画素に隣接する隣接画素のいずれにも、ドットが配置されていない場合は、混合ハーフトーン画像６３の中の、そのドット画素および各隣接画素それぞれと同じ位置にある画素の二値として、そのドット画素および各隣接画素それぞれの二値を選択する。 - 特許庁

A target MPX 28 performs switching between memories 11 and 12 each storing an ROM and an RAM of each of the microcomputer as simulation targets and memories 41 and 42 storing register contents, and simulation is carried out on the same instruction set simulator IS1, so that simulation is carried out in the same simulation device about the system including a plurality of microcomputers.例文帳に追加

シミュレーション対象の各マイコンのＲＯＭとＲＡＭが記憶されたメモリ１１，１２と、レジスタ内容が記憶されたメモリ４１，４２をターゲットＭＰＸ２８によって切り換え、同一の命令セットシミュレータＩＳ１上で実行することにより、複数マイコンで構成されたシステムについて同一のシミュレーション装置内でシミュレーションを行う。 - 特許庁

An SRC voltage control circuit 7 integrates a pulse signal generated from a GP generating circuit 6 depending on a noise component included in a detection signal of a detection circuit 3 to generate an SRC voltage signal, and an FM/MPX circuit 5 sets a smaller separation of a left signal and a right signal as the voltage of the SRC voltage signal is greater, to perform monaural demodulation.例文帳に追加

ＳＲＣ電圧制御回路７によって、検波回路３の検波信号に含まれているノイズ成分に応じてＧＰ発生回路６で発生されたパルス信号を積分してＳＲＣ電圧信号を発生し、ＦＭ・ＭＰＸ回路５は、そのＳＲＣ電圧信号の電圧が大きいほど左信号と右信号とのセパレーション量を小さく設定してモノラル復調を行う。 - 特許庁