「Memory Cell」に関連した英語例文の一覧と使い方(64ページ目) - Weblio英語例文検索

To provide a dynamic random access memory cell which can obtain high-speed operation by making the capacitance of a bit line small.例文帳に追加

ビット線の容量を小さくし、高速動作が得られるダイナミックランダムアクセスメモリを得ること。 - 特許庁

For the medium, a material is selected so that an electromagnetic wave having the resonance frequency of the memory cell.例文帳に追加

上記媒体は、メモリセルの共鳴周波数の電磁波を透過する材料を選択する。 - 特許庁

A read circuit reads the memory cell MC1 to be read using the corrected determination potential.例文帳に追加

読み出し回路は、補正した判定電位を用いて読み出し対象のメモリセルＭＣ１を読み出す。 - 特許庁

To provide a nonvolatile memory cell array having common drain lines, and a method of operating the same.例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法を提供する。 - 特許庁

A flash memory 10 has a data area and a standby area for data writing in a cell array 11.例文帳に追加

フラッシュメモリ１０は、セルアレー１１にデータ領域及びデータ書き込み用予備領域を備える。 - 特許庁

Consequently, read-out margin of data from the memory cell can be improved, and manufacturing yield can be improved.例文帳に追加

この結果、メモリセルからのデータの読み出しマージンを向上でき、製造歩留を向上できる。 - 特許庁

To provide an one time PROM in which there is not the possibility of that data is written in a main memory cell at the time of test.例文帳に追加

試験時に本メモリセルにデータを書き込むおそれがないワンタイムＰＲＯＭを提供する。 - 特許庁

To provide a nonvolatile memory cell achieving faster operation, and to provide a method of manufacturing the same.例文帳に追加

動作の高速化を図り得る不揮発性メモリセルおよびその製造方法を提供すること。 - 特許庁

The memory structure has a contact block (1), and cell blocks (2-9) adjacent to the contact block (1).例文帳に追加

メモリ構造物は、接続区画（１）と、該接続区画（１）に隣接するセル区画（２〜９）とを有する。 - 特許庁

On a silicon substrate 2, a memory cell area 70 and an alignment mark area 80 are set.例文帳に追加

シリコン基板２には、メモリセル領域７０およびアライメントマーク領域８０が設定されている。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY CELL AND DATA WRITING CONTROL METHOD IN THE SAME例文帳に追加

不揮発性半導体メモリセル、及び不揮発性半導体メモリセルにおけるデータ書き込み制御方法 - 特許庁

A memory cell structure 10 comprises a plurality of bit lines 12 and word lines 14 across them.例文帳に追加

メモリ・セル構造（１０）であって、 複数のビット線（１２）と、それに交差するワード線（１４）とを含む。 - 特許庁

To provide a twin MONOS memory cell in which two storage sites exist under one word gate.例文帳に追加

２つの記憶サイトが１つのワードゲートの下にあるツインＭＯＮＯＳメモリ・セルを提供すること。 - 特許庁

To provide a flash memory device that improves coupling ratio of a cell and method of manufacturing the same.例文帳に追加

セルのカップリング比を向上させるフラッシュメモリ素子及びその製造方法を提供すること。 - 特許庁

Each of the memory cell 11 stores, for example, plural bits being 3 other than integer power of 2.例文帳に追加

メモリセル１１の各々は、２の整数べきでない、例えば、３である複数のビットを記憶する。 - 特許庁

The second load element includes an end connected with a bit line of a reference cell array within the flash memory device.例文帳に追加

第２負荷素子は、フラッシュメモリ装置内の基準セルアレイのビットラインに一端が連結される。 - 特許庁

To simplify connection between the upper electrode of a ferroelectric capacitor and each of cells of a memory cell transistor.例文帳に追加

強誘電体キャパシタの上部電極とメモリセルトランジスタの１セル毎の接続を簡略化する。 - 特許庁

To form a CMOS transistor and memory cell transistor with no degradation in reliability and performance.例文帳に追加

信頼性及び性能を悪化させること無くＣＭＯＳトランジスタとメモリセルトランジスタとを形成する。 - 特許庁

The control circuit is provided adjacent to the first non-volatile memory cell in a first direction.例文帳に追加

上記制御回路を上記第１の不揮発性メモリセルと第１の方向に隣接して配置する。 - 特許庁

To reduce dispersion of threshold voltage of a memory cell after writing of data.例文帳に追加

本発明は、データ書き込み後のメモリセルの閾値電圧のばらつきを少なくすることを特徴とする。 - 特許庁

Error correction when data of four bits is read and written for a memory cell is performed for each bit group.例文帳に追加

メモリセルに対して４ビットのデータを読み書きする際の誤り訂正をビットグループ毎に行う。 - 特許庁

At the time of refresh, an error is corrected by the error corrector 6, and data after correction is written in the memory cell array 5.例文帳に追加

リフレッシュ時には、エラーコレクタ６でエラーを訂正し、訂正後のデータをメモリセルアレイ５に書き込む。 - 特許庁

Burn-in is conducted by writing data of the data signal in the memory cell MC.例文帳に追加

このデータ信号のデータを選択されたメモリセルＭＣに書き込むことにより、バーンインをしている。 - 特許庁

A sending-out point A and a receiving point B of a signal are wired across a memory cell region.例文帳に追加

信号の送出点Ａと受信点Ｂとの間にメモリセル領域を横切って配線を行う。 - 特許庁

To prevent write error and erase error of data in set operation or reset operation of a memory cell.例文帳に追加

メモリセルのセット動作又はリセット動作におけるデータの誤書き込みや誤消去を防止する。 - 特許庁

Transistor gate wirings TGLA, TGLB are arranged along the Y direction for each memory cell column.例文帳に追加

メモリセル列ごとに、Ｙ方向に沿ってトランジスタゲート配線ＴＧＬＡ，ＴＧＬＢが配置される。 - 特許庁

A memory cell 10 is provided with PLEDTR and a transistor N1 on a sense transistor STr.例文帳に追加

メモリセル１０は、センストランジスタＳＴｒの上にＰＬＥＤＴＲ、及びトランジスタＮ１を有している。 - 特許庁

The plurality of word lines (WL) are connected to gates of a plurality of memory cell transistors (not shown).例文帳に追加

複数のワード線（ＷＬ）は、複数のメモリセルトランジスタ（図示されず）のゲートに接続されている。 - 特許庁

To provide a direct-current mode word line coupling noise limitation circuit for a multi-port random access memory cell.例文帳に追加

マルチプルポートのランダムアクセスメモリセル用の直流モードワードラインカップリングノイズ制限回路を提供する。 - 特許庁

The present invention relates to the semiconductor device having the reading circuit that reads data written into a memory cell.例文帳に追加

メモリセルに書き込まれたデータを読み出す読み出し回路を有する半導体装置に関する。 - 特許庁

The dummy memory cell DMC has a dummy access transistor ATRd and a dummy resistor MTJd.例文帳に追加

ダミーメモリセルＤＭＣは、ダミーアクセストランジスタＡＴＲｄおよびダミー抵抗ＭＴＪｄを有する。 - 特許庁

A memory cell is arranged between first wiring and second wiring and has a variable resistance element.例文帳に追加

メモリセルは、第１配線と第２配線との間に配置され且つ可変抵抗素子を有する。 - 特許庁

To optimally set up activation timing of a sense amplifier according to an electrical characteristic of a real memory cell.例文帳に追加

センスアンプの活性化タイミングをリアルメモリセルの電気的特性に合わせて最適に設定する。 - 特許庁

The second memory cell 15 has a second control gate 35 opposite to the first control gate 21.例文帳に追加

その第２メモリセル１５は、その第１コントロールゲート２１に対向する第２コントロールゲート３５を備える。 - 特許庁

To provide a semiconductor memory device for suppressing change in a threshold voltage of an erasing cell.例文帳に追加

消去セルの閾値電圧の変化を抑制することが可能な半導体記憶装置を提供する。 - 特許庁

To provide a non-volatile memory cell structure having an electric charge trap film and a manufacturing method of the same.例文帳に追加

電荷トラップ膜を有する不揮発性メモリセル構造物及びその製造方法を提供する。 - 特許庁

To secure the reliability of both of two writing wirings by optimizing the structure of a memory cell.例文帳に追加

メモリセル構造の最適化を図ることで２つの書き込み配線の信頼性を共に確保する。 - 特許庁

To improve the soft error resistance of an SRAM memory cell without increasing a chip size.例文帳に追加

チップサイズを増大させることなくＳＲＡＭのメモリセルのソフトエラーに対する耐性を向上する。 - 特許庁

Therefore, operation speed in accessing a memory cell can be improved, and a leak current on standby can be reduced.例文帳に追加

このため、メモリセルのアクセス時の動作速度を向上でき、スタンバイ時のリーク電流を削減できる。 - 特許庁

To provide a nonvolatile semiconductor memory unit with a bit line extending on one side region of a cell array.例文帳に追加

ビットラインがセルアレイの一側領域に延在する不揮発性半導体メモリ装置の提供 - 特許庁

The zero-dimensional surface element 100 of each cell located on the object surface is stored in a memory.例文帳に追加

オブジェクトのサーフェスに位置する各セルのゼロ次元サーフェスエレメント１００をメモリに格納する。 - 特許庁

A common buffer memory section 301 stores a received ATM cell, which is shared by each connection.例文帳に追加

共通バッファメモリ部３０１は、入力されたＡＴＭセルを記憶し、各コネクションで共有さる。 - 特許庁

A nonvolatile memory cell 100 is driven based on output voltage of this boosting circuit 10.例文帳に追加

この昇圧回路１０の出力電圧に基づいて、不揮発性メモリセル１００が駆動される。 - 特許庁

To initialize a static memory cell at a high speed without increasing the size of a chip and a peak current.例文帳に追加

チップサイズおよびピーク電流を増加することなくスタティックメモリセルを高速に初期化する。 - 特許庁

After that, while switching from one to another of soft erasing voltages differing in level, data in the memory cell are erased.例文帳に追加

その後、順次、電圧の異なるソフトイレース電圧に切り替えながらメモリセルのイレースを行う。 - 特許庁