「Memory Cell」に関連した英語例文の一覧と使い方(66ページ目) - Weblio英語例文検索

To provide a programming method and device programming a flash memory cell in an analog storage device array.例文帳に追加

アナログ記憶装置アレイ中のフラッシュ・メモリ・セルをプログラムする方法および装置を提供すること。 - 特許庁

Each phase change memory cell includes a selecting MOS transistor disposed on a substrate 110.例文帳に追加

各相変化メモリセルは、基板１１０上に設置された選択的なＭＯＳトランジスタを有する。 - 特許庁

To reduce a inter-wiring capacitance between a bit line and an upper wiring layer, in a DRAM memory cell.例文帳に追加

ＤＲＡＭメモリセルにおいて、ビット線と上層配線層との配線間容量の低減化を図る。 - 特許庁

To accurately read data even when the threshold voltage of a memory cell changes with time.例文帳に追加

メモリセルのしきい値電圧が経時変化しても、正確なデータ読み出しが行えるようにする。 - 特許庁

To reduce the in-array positional dependency of the source resistance of a memory cell.例文帳に追加

不揮発性半導体記憶装置において、メモリセルのソース抵抗のアレイ内位置依存性を低減する。 - 特許庁

The system for setting the reference cell threshold voltage of the memory device is provided.例文帳に追加

本発明によれば、メモリ装置の基準セル閾値電圧を設定するためのシステムが提供される。 - 特許庁

To make storable data consisting of a plurality of bits at one memory cell while reducing the chip area.例文帳に追加

チップ面積の縮小化を図りながらも１つのメモリセルに複数ビットのデータを記憶させる。 - 特許庁

To provide a magnetic memory cell comprising a reference layer which is pinned and which does not require a magnetization direction.例文帳に追加

ピン留めされた磁化の向きを必要としないリファレンス層を有する磁気メモリセルの提供。 - 特許庁

To detect a generation of a memory effect more accurately, while making a secondary cell operate as usual.例文帳に追加

２次電池に対して通常動作をさせながら、メモリ効果の発生をより正確に検出する。 - 特許庁

To provide a further miniaturized ferroelectric memory cell which does not consume electric power so much.例文帳に追加

よりコンパクトであり、あまり電力を消費しない強誘電体メモリ・セルを提供すること。 - 特許庁

And read-out operation of a memory cell MC selected by activation of a word line and the like are performed.例文帳に追加

そして、ワード線の活性化により選択されたメモリセルMCの読み出し動作等が実行される。 - 特許庁

A cell 400 which detects a fault when accessing a memory 300 sends a fault report to a service processor 600.例文帳に追加

メモリ300 のアクセス時に障害を検出したセル400 は、サービスプロセッサ600 へ障害報告を送出する。 - 特許庁

The phase-change memory cell includes a phase-change layer, formed of a phase-change material on a semiconductor body.例文帳に追加

相変化メモリセルは、相変化材料から成る相変化層を半導体ボディ上に含む。 - 特許庁

VERTICAL INTERNAL CONNECTION TRENCH CELL (V-ICTC) OF SEMICONDUCTOR MEMORY DEVICE AND METHOD OF FORMING THE SAME例文帳に追加

半導体メモリデバイスに関する縦型内部接続トレンチセル（Ｖ−ＩＣＴＣ）及び形成方法 - 特許庁

To make evaluation possible for each bit cell unit in a semiconductor memory device having differential cells.例文帳に追加

差動型セルを有する半導体記憶装置において、各ビットセル単体での評価を可能にする。 - 特許庁

To provide a nonvolatile semiconductor storage device capable of accurately reading data from a memory cell.例文帳に追加

メモリセルから正確にデータを読み出すことのできる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a magnetic memory cell, having a pinned reference layer which does not require pinned orientation of magnetization.例文帳に追加

ピン留めされた磁化の向きを必要としないリファレンス層を有する磁気メモリセルの提供。 - 特許庁

To obtain a magnetic memory cell, having high quality <111> crystal structure over the entire junction portion.例文帳に追加

接合部の全体にわたって高品質の＜１１１＞結晶組織を有する磁気メモリセルを得ること。 - 特許庁

A memory cell includes a first electrode 202, a storage location 204, and a second electrode 206.例文帳に追加

メモリセルは、第１の電極２０６、記憶場所２０４、および第２の電極２０６を有している。 - 特許庁

To provide a semiconductor memory device having a signal line arranged to run across a cell array.例文帳に追加

セルアレイを横切って配線された信号ラインを有する半導体メモリ装置を提供する。 - 特許庁

To reduce the occurrence of leakage currents from Zener diodes formed in the constant-voltage generating circuit of a memory cell.例文帳に追加

メモリセルの定電圧発生回路に形成されるツェナー・ダイオードのリーク電流を低減する。 - 特許庁

SYNCHRONOUS SEMICONDUCTOR MEMORY CONTROLLING CELL OPERATION UTILIZING FREQUENCY INFORMATION OF CLOCK SIGNAL例文帳に追加

クロック信号の周波数情報を利用してセル動作を制御する同期式半導体メモリ装置 - 特許庁

To provide a semiconductor memory device using a sense amplifier circuit suitable for large capacity cell array.例文帳に追加

大容量化セルアレイに好ましいセンスアンプ回路を用いた半導体記憶装置を提供する。 - 特許庁

To provide a method for sensing a close to ground signal received from an array cell within a memory array.例文帳に追加

メモリアレイ内のアレイセルから受信された、接地に近い信号を感知する方法を提供する。 - 特許庁

A current waveform of the write word/bit line current is controlled for each chip or each memory cell array.例文帳に追加

書き込みワード／ビット線電流の電流波形は、チップ毎又はメモリセルアレイ毎に制御される。 - 特許庁

Then, the processing part 9 performs access to a memory cell array 8 by the restored command bit column C1.例文帳に追加

次に、処理部９は、復元されたコマンドビット列Ｃ１によってメモリセルアレイ部８にアクセスする。 - 特許庁

TEST-WRITE-IN METHOD FOR CELL ARRAY OF SEMICONDUCTOR MEMORY, AND CIRCUIT PERFORMING THE METHOD例文帳に追加

半導体メモリーのセルアレイへの試験的書き込み方法およびその方法を実行する回路 - 特許庁

Repeating patterns 11 of the memory cell indicated by broken lines are laid out on a semiconductor substrate 10.例文帳に追加

半導体基板１０上に破線で示すメモリセルの繰り返しパターン１１がレイアウトされている。 - 特許庁

One data byte is stored in numbers of non-integer in the memory cell 11 in this method.例文帳に追加

この方法では、一つのデータバイトは、メモリセル１１における非整数の数の中に記憶される。 - 特許庁

The propriety of access to the memory cell array is determined by the access data stored in the storage.例文帳に追加

メモリセルアレイのアクセス可否は、貯蔵装置に貯蔵されているアクセスデータによって決定される。 - 特許庁

To accelerate voltage stresses between memory cell capacitors and between word lines by a smaller number of control signals.例文帳に追加

少ない制御信号数でメモリセルキャパシタ間およびワード線間の電圧ストレスを加速する。 - 特許庁

A plurality of assist gate electrodes 21 are formed apart from one another in a memory cell region M.例文帳に追加

メモリセル領域Ｍに複数のアシストゲート電極部２１が互いに間隔を隔てて形成される。 - 特許庁

This eliminates the need for a refresh operation that holds the data of the memory cell in the power saving mode.例文帳に追加

このため、低消費電力モード中にメモリセルのデータを保持するリフレッシュ動作は不要になる。 - 特許庁

The word lines (110) cross the bit lines (120) at memory cell locations (130) and are coextensive with the bit lines (120) at crossing points.例文帳に追加

ワードライン(110)は、メモリセル位置(130)でビットライン(120)と交差し、交点においてビットライン(120)と同延にある。 - 特許庁

The memory cell array stores the 1st and 2nd data transmitted through the 1st and 2nd paths.例文帳に追加

メモリセルアレイは、第１及び第２経路を通じて伝送された第１及び第２データを保存する。 - 特許庁

The memory cell includes a floating gate isolated from the gate electrode part of a gate line by means of an insulator.例文帳に追加

メモリセルは、絶縁体によってゲートラインのゲート電極部分から分離された浮遊ゲートを含む。 - 特許庁

A memory cell 100 is divided into erasing sub-sectors SS0-SSn of (n) pieces by an output bit unit.例文帳に追加

メモリセル１００は、出力ビット単位によりｎ個の消去サブセクタＳＳ0 〜ＳＳn に分割される。 - 特許庁

To accelerate a data transfer rate in data writing in a p-channel MONOS memory cell.例文帳に追加

ｐチャネルＭＯＮＯＳメモリセルにおいて、データ書込時のデータ転送レートの高速化を実現する。 - 特許庁

To provide a method of manufacturing a memory cell array which is capable of improving characteristics of a ferroelectric capacitor.例文帳に追加

強誘電体キャパシタの特性が向上できるメモリセルアレイの製造方法を提供する。 - 特許庁

To provide technique, with which a fuse for memory cell relief can be packaged in a logic integrated DRAM.例文帳に追加

ロジック混載形ＤＲＡＭにメモリセル救済用ヒューズを搭載することのできる技術を提供する。 - 特許庁

The first memory cell regions 40A are provided repeatedly at a first pitch in a row direction.例文帳に追加

第１メモリセル領域４０Ａは、ロウ方向に第１のピッチをもって繰り返し形成されている。 - 特許庁

As a result, the access time can be shortened in both cases of the relief and the nonrelief of the memory cell.例文帳に追加

この結果、メモリセルの救済時、非救済時のいずれの場合にもアクセス時間を短縮できる。 - 特許庁

Frequency with which rewriting of a memory cell is stored by EW frequency storable sections (15A, 15B).例文帳に追加

ＥＷ回数記憶部（１５Ａ，１５Ｂ）により、メモリセルの書換が行なわれた回数を記憶する。 - 特許庁

To provide a NOR flash memory device with a twin bit cell structure, and also to provide a manufacturing method therefor.例文帳に追加

ツインビットセル構造のＮＯＲ型フラッシュメモリ素子及びその製造方法を提供する。 - 特許庁

To provide EEPROM device where a high voltage is applied to a chip when a memory cell is operated.例文帳に追加

メモリセルの動作の際に高電圧がチップに印加されるＥＥＰＲＯＭ装置を提供する。 - 特許庁