「Memory Cell」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

As for each defective memory cell (unit bit defect) by a so-called random defect without providing any redundant cell array, data to be stored in the defective memory cell is held by a latch circuit 22 disposed between column data 12 and an I/O buffer 21, and the held data is output in place of the data of the defective memory cell.例文帳に追加

冗長セルアレイを持たず、所謂ランダム欠陥による各個の欠陥メモリセル（単ビット欠陥）に関して、この欠陥メモリセルに格納されようとするデータを、列データ１２と入出力バッファ２１との間に設けられたラッチ回路２２によってデータを保持し、また、該保持されたデータを欠陥メモリセルのデータに替えて出力するようにした。 - 特許庁

In addition, charge is accumulated in a charge accumulation area of the other reference cell so as to be equivalent to a memory cell characteristic with the maximum current.例文帳に追加

また、他方のリファレンスセルの電荷蓄積領域に、最も電流が多いメモリセル特性と等価な状態となるように電荷が蓄積される。 - 特許庁

The device is provided with a memory cell array 47ma and a reference cell array 47ra in which a plurality of reference cells being reference when information is read are arranged.例文帳に追加

メモリセルアレイ４７ｍａと、情報を読み出すとき基準となるリファレンスセルが複数配列されたリファレンスセルアレイ４７ｒａとを備える。 - 特許庁

To suppress the generation of problem of imprint of an FRAM cell and prevent soft errors from occurring by introducing a refreshing operation for a memory cell of the FRW.例文帳に追加

ＦＲＡＭのメモリセルに対するリフレッシュ動作を導入することにより、ＦＲＡＭセルのインプリントを抑制し、ソフトエラーの発生を防止する。 - 特許庁

A system and method for determining the logic state of a memory cell based on the ratio of the current through the cell at different bias points are disclosed.例文帳に追加

異なるバイアス点でセルに流れる電流の比に基づいて、メモリセルの論理状態を判定するためのシステムと方法が開示される。 - 特許庁

In short, a fixed circuit and variable circuit are designed as a common cell topology, when making the base potential of the memory cell fixed or variable.例文帳に追加

要するに、メモリセルの基体電位を固定または可変にする場合に固定型回路と可変型回路が共通セルトポロジーとして設計される。 - 特許庁

In the memory cell MC, variable cell resistance Rcell having a resistance value varying in response to an application voltage and an access transistor AT are connected in series to each other.例文帳に追加

メモリセルＭＣは、印加電圧に応じて抵抗値が変化する可変セル抵抗ＲcellとアクセストランジスタＡＴとが直列接続されている。 - 特許庁

The first electrode of a ferroelectric capacitor C (C00-C05) is connected with a memory cell transistor Q (Q00-Q05) and the second electrode is connected with a cell plate line.例文帳に追加

強誘電体キャパシタＣの第１の電極は、メモリセルトランジスタＱに接続され、第２の電極はセルプレート線ＰＬに接続されている。 - 特許庁

A field assist current is concurrently flowed through an adjacent memory cell to generate a magnetic field that assists in the precession of the selected cell to the desired magnetic state.例文帳に追加

フィールドアシスト電流が隣接メモリセルに同時に流されて、所望の磁化状態への選択されたセルの歳差を助ける磁場を生成する。 - 特許庁

A spare reference cell SRMC being a spare is arranged with respect to the reference cell RMC of a comparison object of the selective memory sell at the time of reading data.例文帳に追加

データ読出時における選択メモリセルの比較対象となるリファレンスセルＲＭＣに対して、予備となるスペアリファレンスセルＳＲＭＣを配置する。 - 特許庁

Whether to enable the word line of a memory cell corresponding to a bitline overlappingly selected by the replacement by the redundancy cell is decided.例文帳に追加

前記リダンダンシーセルへの代替によって重複して選択されるビットラインに対応するメモリセルのワードラインをイネーブルさせるか否かを決定する。 - 特許庁

The nonvolatile memory device is provided with a read circuit (self-reference sense circuit 21) of a self-reference sense system used only during test of the reference cell (dummy cell).例文帳に追加

不揮発性記憶装置は、参照セル（ダミーセル）のテスト時にのみ用いられるセルフリファレンス方式の読出回路（セルフリファレンスセンス回路２１）を備える。 - 特許庁

Contents of the memory cell D0 are made logic '0' by inversion write-in operation after that, and stored contents of the polarity holding cell Dc are made logic '1'.例文帳に追加

その後の反転書き込み動作により、メモリセルＤ0の内容が論理「０」になり極性保持セルＤcの記憶内容が論理「１」になる。 - 特許庁

In wring operation to a memory cell which is thus constituted, a negative voltage is applied to auxiliary gate electrodes AG1, AG2 of an non-selected cell.例文帳に追加

このように構成されているメモリセルの書き込み動作時において、非選択セルの補助ゲート電極ＡＧ１、ＡＧ２に負電圧を印加する。 - 特許庁

A cell array for evaluating read-disturb and a switch 4 are provided so that an output of a data control line driver 2 is shared with a memory cell array 1.例文帳に追加

データ制御線ドライバ２の出力をメモリセルアレイ１と共有するように、リードディスターブ評価用セルアレイおよびスイッチ４が設けられている。 - 特許庁

To increase a cell current ratio of a programmed state to an erased state of a two-bit storing type nonvolatile memory cell, and also to reduce power consumption.例文帳に追加

２ビット格納型不揮発性メモリセルのプログラムと消去状態のセル電流比の増大をはかるとともに消費電力を低減する。 - 特許庁

When those position information is different from each other, the server device updates the cell information, and increases or decreases the number of terminals in the cell stored in a memory part (S307).例文帳に追加

異なる場合は新たなセル情報に更新すると共に、メモリ部に記憶されているセル内の端末数の増減も行なう（Ｓ３０７）。 - 特許庁

To disclose a cell that can be used as a dynamic memory cell for storing data used in programming a field programmable gate array (FPGA).例文帳に追加

フィールドプログラマブルゲートアレイ（ＦＰＧＡ）をプログラミングする上で使用されるデータを記憶するためのダイナミックメモリセルとして使用可能なセルが開示される。 - 特許庁

Each cell array shares basically a sense amplifier column between adjacent memory cell blocks, and constitutes 2×16 non-independent banks making 8 blocks as 1 bank.例文帳に追加

各セルアレイは、基本的に隣接メモリセルブロック間でセンスアンプ列を共有して、８ブロックを１バンクとして、非独立の２×１６バンクを構成する。 - 特許庁

To provide a semiconductor element manufacturing method for stably forming a logic element, an EEPROM cell, and a flash memory cell in one chip.例文帳に追加

ロジック素子、ＥＥＰＲＯＭセル及びフラッシュメモリセルを１つのチップ内に安定して形成できる半導体素子の製造方法を提供すること。 - 特許庁

The snapshot comparison looks similar to a memory snapshot but only displays the differences between the two compared snapshots.The graphical bar in the Live Bytes column enables you to easily see the difference in the bytes allocated.If the left half of the cell in that column is green it means that the number of allocated bytes for that object is lower when the second snapshot was takenthan it was when the first was taken.If the right half of the cell is red it means that the number of allocated bytes is higher in the second snapshot than in the first.In the other columns you can see that a plus sign ( + ) indicates that the value increased and a minus sign ( - ) indicates that the value decreased. Note.例文帳に追加

ご意見をお寄せください - NetBeans

The semiconductor memory device includes: a first memory cell array 201 in which a plurality of first memory cells 101 reading or writing data are arranged in a matrix; and a second memory cell array 202 in which a plurality of second memory cells 102 for amplifying and storing data of some first memory cells 101 among the plurality of the first memory cells 101 arranged in a corresponding column are arranged in a matrix.例文帳に追加

本発明にかかる半導体記憶装置は、データの読み出し又は書き込みが行われる第１のメモリセル１０１が行列状に複数配置された第１のメモリセルアレイ２０１と、対応する列に配置された複数の第１のメモリセル１０１のうち、何れかの第１のメモリセル１０１のデータを増幅し記憶する第２のメモリセル１０２が、行列状に複数配置された第２のメモリセルアレイ２０２と、を備える。 - 特許庁

Contents of the memory cell are read out, it is confirmed that the contents are erased (all are '0'), after that, the refresh-data is read out from the data storing section for refreshing in which the data is temporarily stored, and rewriting is performed for the memory cell.例文帳に追加

メモリセルの内容を読み出し、内容が消去されたこと（all"0"になったこと）を確認し、その後、一時記憶したリフレッシュ用データ記憶部からリフレッシュデータを読み出し、メモリセルに再書き込みを行う。 - 特許庁

The power supply of the semiconductor device having a memory cell such as a flip-flop, a RAM or an SRAM is turned on, and a logic signal of a Hi or Lo first output from each memory cell is acquired.例文帳に追加

フリップフロップ、ＲＡＭあるいはＳＲＡＭ等のメモリセルを有する半導体装置の電源をオンにして、各メモリセルから最初に出力されるＨｉまたはＬｏの論理信号を取得する。 - 特許庁

The device is provided with a data circuit 11 which holds program data to a memory cell and which changes held data according to a verified result from the memory cell, and a group 29 of bit line application voltage terminals to which different voltages are applied.例文帳に追加

メモリセルへのプログラムデータを保持し、メモリセルからのベリファイ結果に応じて保持するデータを変更するデータ回路１１と、異なる電圧が印加されるビット線印加電圧端子群２９と、を具備する。 - 特許庁

Refreshment is not performed in a memory cell selected by a word line of the (n+1)th row until refreshment in a memory cell selected by a word line of the (n)th row is performed in all block 22.例文帳に追加

第ｎ行のワード線により選択されるメモリセルにおけるリフレッシュが、全てのブロック２２で行われるまで、第ｎ＋１行のワード線により選択されるメモリセルにおいて、リフレッシュが行われない。 - 特許庁

To provide a method for obstructing undesirable programming in a MRAM device so that disablement of programming owing to scattered magnetic field of a memory cell being adjacent to a selection memory cell can be surely and simply obstructed.例文帳に追加

散乱磁場による、選択メモリセルに隣接しているメモリセルのプログラミング不能を、確実に且つ簡単に阻止できるような、ＭＲＡＭ装置における望ましくないプログラミングを阻止する方法を提供する。 - 特許庁

Thereby, a read operation for detecting deterioration is performed only once and an alarm signal is output when the memory cell is deteriorated and moreover the normal value of the memory cell is held during output of the alarm signal.例文帳に追加

これによって、劣化検出のための読み出しを一度ですむようにし、また、メモリセルが劣化した際に警報信号を出力し、更に、警報信号の出力時にメモリセルでの正常な値を保持する。 - 特許庁

To provide a semiconductor storage device avoiding increase in the area of a memory cell array by dispensing with a dummy memory cell while keeping reducing effect of capacity between adjoining bit lines by employing a bit line cross method.例文帳に追加

ビット線交差方式を採用して隣接ビット線間の容量を低減する効果を維持しつつも、ダミーメモリセルを無くしてメモリセルアレイの面積の増大を回避し得る半導体記憶装置を得る。 - 特許庁

To provide a method for manufacturing a ferroelectric memory cell for preventing oxidation of a barrier film of a laminated plug by crystallization heat treatment of a ferroelectric thin film, and to provide the ferroelectric memory cell.例文帳に追加

強誘電体薄膜の結晶化熱処理による積層プラグのバリヤ膜の酸化を防止する強誘電体メモリ素子の製造方法および強誘電体メモリ素子を提供すること。 - 特許庁

A memory cell of an embodiment includes an SRAM memory cell provided with first and second inverters cross-coupled with each other and connected to the same power source node, and a first transfer transistor and a second transfer transistor.例文帳に追加

実施形態のメモリセルは、同一の電源ノードに接続され互いにクロスカップルされた第１、第２のインバータと、第１のトランスファトランジスタと、第２のトランスファトランジスタとを備えたＳＲＡＭメモリセルを備える。 - 特許庁

Since the source side local bit lines are coupled to a ground node at their both ends, the memory cell source resistance is reduced and the in-array positional dependency of the source resistance of the memory cell is reduced.例文帳に追加

ソース側ローカルビット線がその両端で接地ノードに結合されるため、メモリセルソース抵抗を低減することができまた、メモリセルのソース抵抗のアレイ内位置依存性を低減することができる。 - 特許庁

In a memory cell, a pre-sense amplifier having capacitor accumulating electric charges in accordance with logic of data generates read-out voltage in accordance with electric charge amount read out from each memory cell in response to access request.例文帳に追加

メモリセルは、データの論理に応じた電荷を蓄積するキャパシタを有するプリセンスアンプは、アクセス要求に応答して各メモリセルから読み出される電荷量に応じて読み出し電圧を生成する。 - 特許庁

In the upper part of a memory cell region where a transistor array of the stack type gate structure including a stray gate is formed, a barrier including Ti covering the memory cell region is formed and a passivation layer is also formed at the upper part thereof.例文帳に追加

浮遊ゲートを持つスタック型ゲート構造のトランジスタアレイが形成されたメモリセル領域の上方に、メモリセル領域を覆うＴｉ含有バリアを形成し、その上方にパッシベーション層を形成する。 - 特許庁

To provide a NAND type flash memory device having a multi-plane structure, capable of simultaneously copyback-programming a cell connected to an even bit line and a memory cell connected to an odd bit line within one page.例文帳に追加

一つのページ内のイブンビットラインに接続されたセルとオッドビットラインに連結されたメモリセルとを同時にコピーバックプログラムすることが可能な、マルチプレーン構造を有するＮＡＮＤ型フラッシュメモリ装置の提供。 - 特許庁

Data containing two or more bits may be stored in a memory cell by representing such data by a memory cell state that is characterized by a plurality of state variables that are independent of one another.例文帳に追加

互いに独立な複数の状態変数によって特徴付けられるメモリ・セルの状態によりデータを表すことによって、２つ以上のビットを含むデータをメモリ・セルに記憶することができる。 - 特許庁

To provide a resistance change type memory cell array with a three-dimensional cross-point structure, achieving a structure depending on characteristics (low power consumption, and switching yield improvement, and the like) required for the memory cell array.例文帳に追加

メモリセルアレイとして要求される特性（低消費電力化，スイッチング歩留まり向上）に応じた構造を実現することができる三次元クロスポイント構造の抵抗変化型メモリセルアレイを提供する。 - 特許庁

The sensor includes a second memory cell matrix 16b connected to the control and addition means for storing the stored luminance levels of second half rows of the pixel matrix into the rows of the second memory cell matrix.例文帳に追加

センサは、画素のマトリックスの第２の半分の行の蓄積された輝度レベルを第２のメモリセルマトリックスの行に格納する制御及び加算手段に接続された第２のメモリセルマトリックス１６ｂを備える。 - 特許庁

To provide an architecture capable of avoiding an error by previously carrying out a predictive diagnosis of a defective memory cell having a small margin in an SRAM block with an acceleration test, and to provide a defective memory cell predictive diagnosis method.例文帳に追加

ＳＲＡＭブロック内のマージンの小さい不良メモリセルを加速試験によって事前に予知診断を行い、エラーを回避できるアーキテクチャーおよび不良メモリセル予知診断方法を提供する。 - 特許庁

To improve consistency in a computer system by using a memory cell having capacity of three bits and constituting a memory cell group having capacity of integral multiple of integral power of 2 bits being an input/output unit.例文帳に追加

３ビットの容量を持つメモリセルを使用して、入出力単位である２の整数乗ビットの整数倍の容量を有するメモリセルグループを構成して、計算機システムの中での整合性をよくする。 - 特許庁

To provide a method by which a partition component is united with a memory device, and a lamination related to a previously formed cell or an additional memory layer lamination to an upper portion of the previously formed cell and its programming are simplified.例文帳に追加

パーティションコンポーネントはメモリデバイスと一体化され、以前に形成されたセルに関連づけられた、または以前に形成されたセルの上部への付加的メモリ層の積層とそのプログラミングとを容易にする。 - 特許庁

Using the plurality of initialization signals Init, the word signal control circuit B1-1 may be divided, and the memory cell circuit B2-1 may be written, collectively or for each memory cell block.例文帳に追加

このイニシャライズ信号Ｉｎｉｔを複数個用い、ワード信号制御用回路Ｂ１−１を分割しても良く、メモリセル回路Ｂ２−１を一括してあるいはメモリセルブロック毎に書き込んでも良い。 - 特許庁

In a memory cell MC included in a memory circuit 3 of a system LSI, the gate electrode 43 of an N-channel MOS transistor Q and the cell plate electrode 48 of a capacitor C are formed out of a single wiring layer.例文帳に追加

システムＬＳＩのメモリ回路部３に含まれるメモリセルＭＣにおいて、ＮチャネルＭＯＳトランジスタＱのゲート電極４３とキャパシタＣのセルプレート電極４８とを同一配線層で形成する。 - 特許庁

A flash memory 10 executes a memory cell check and data replacement processing to a redundant cell as the background operation of the normal operation, according to internal addresses formed independently from external addresses.例文帳に追加

フラッシュ・メモリ装置１０は、通常動作のバックグランド動作として、外部アドレスと独立して生成された内部アドレスに従って、メモリ・セル・チェック及び冗長セルへのデータ置換処理を実行する。 - 特許庁

A fabric agent chip plays a part as an interface between a first memory controller on a first cell board in the computer system and another memory controller on another cell board in the computer system.例文帳に追加

ファブリックエージェントチップは、コンピュータシステムにおける第１のセルボード上の第１のメモリコントローラとコンピュータシステムにおける他のセルボード上の他のメモリコントローラとの間のインタフェースとしての役割を果たす。 - 特許庁