「Memory Cell」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

To provide a semiconductor storage device which can reduce the size of a memory cell and realize high integration.例文帳に追加

メモリセルのサイズを縮小でき、高集積化を図ることができる半導体記憶装置を提供する。 - 特許庁

To improve security by limiting use of a memory cell unit or a processor unit by a password.例文帳に追加

メモリセルユニットやプロセッサユニットの使用をパスワードによって制限することができ、セキュリティの向上をはかる。 - 特許庁

TWIST ANGLE, CELL GAP AND AZIMUTH ANCHORING MEASURING EQUIPMENT AND METHOD, AND MEMORY MEDIUM STORING PROGRAM例文帳に追加

ツイスト角、セルギャップ及び方位角アンカリング測定装置、測定方法及びプログラムを記憶した記憶媒体 - 特許庁

Next, data write-in operation is made easy by coupling the memory cell to a pair of complementary bit lines BL, BR.例文帳に追加

次に、メモリセルを１対の相補ビットラインＢＬ，ＢＲに結合して、データ書込み動作を容易にする。 - 特許庁

To provide a semiconductor memory which can relieve a defective bit without having a redundant cell array.例文帳に追加

冗長セルアレイを有することなく不良ビットを救済可能にした半導体メモリを提供する。 - 特許庁

The rewritable non-volatile memory cell 1 has a selection transistor 10 and a data storage element 20.例文帳に追加

書換え可能な不揮発性メモリセル１は、選択トランジスタ１０とデータ記憶素子２０とを備えている。 - 特許庁

To provide a sense amplifier circuit for a semiconductor memory in which ON/OFF cell sense margin can be guaranteed.例文帳に追加

オン／オフセル感知マージンが保証される半導体メモリ装置の感知増幅器回路を提供すること。 - 特許庁

To propose a memory array in which a coupling noise can be prevented to generate in a cell plate voltage line.例文帳に追加

セルプレート電圧線にカップリングノイズが発生するのを回避することのできるメモリアレイを提案する。 - 特許庁

The spare memory cell array 11 is classified at least into a first area SP1 and second area SP2.例文帳に追加

スペアメモリセルアレイ１１は少なくとも第１領域ＳＰ１および第２領域ＳＰ２に区分けされる。 - 特許庁

A pad column where a plurality of the pads are arranged is arranged at one side of the bit line direction of the memory cell array.例文帳に追加

複数のパッドが配列されたパッド列は、メモリセルアレイのビット線方向一方側に配置されている。 - 特許庁

To provide a method for recording information on a semiconductor non-volatile memory cell with improved current efficiency.例文帳に追加

半導体不揮発性メモリセルに対して電流効率よく情報の記録を行う方法を提供する。 - 特許庁

To provide a process to produce a phase change memory cell having a completely self-aligned vertical heater.例文帳に追加

完全に自己整列式の縦ヒータ素子を備えた相変化メモリセルを製造するためのプロセスを提供する。 - 特許庁

To reduce a layout area of a memory cell comprising two selection transistors and one resistive storage element.例文帳に追加

２つの選択トランジスタと１つの抵抗性記憶素子から成るメモリセルのレイアウト面積を縮小する。 - 特許庁

To provide an erasure technique to make an erasure speed uniform on each memory cell basis in a NAND string.例文帳に追加

ＮＡＮＤストリング内のメモリ・セル毎に消去速度を一様とする消去技術を提供する。 - 特許庁

Further, a well line WL0 is connected to a p type well region in which the memory cell M00 is formed.例文帳に追加

さらに、メモリセルＭ００が形成されたｐ型ウエル領域にはウエル線ＷＬ０が接続される。 - 特許庁

A control circuit applies a voltage required for the operation of the memory cell via the first and the second wiring.例文帳に追加

制御回路は、第１及び第２配線を介してメモリセルの動作に必要な電圧を印加する。 - 特許庁

After impressing writing bias to a writing target memory cell at first writing, write verification is performed.例文帳に追加

書き込み１回目で書き込み対象のメモリセルに書き込みバイアスを印加した後、書き込みベリファイを行う。 - 特許庁

A functional element such as a memory element and a solar cell is constituted using the thin-film laminated structure.例文帳に追加

この薄膜積層構造体を用いて記憶素子や太陽電池などの機能素子を構成する。 - 特許庁

As a result, the time and effort for extraction of characteristic and preparation of specifications of a memory cell can be reduced.例文帳に追加

これによって、メモリセルの特性抽出、仕様文書の作成等の手間を軽減することができる。 - 特許庁

This nonvolatile memory cell is provided with a first MOS transistor 10, and a second MOS transistor 20.例文帳に追加

本発明に係る不揮発性メモリセルは、第１ＭＯＳトランジスタ１０と、第２ＭＯＳトランジスタ２０とを備える。 - 特許庁

The second inverter is responsive to a second data signal provided by the memory cell over the second bit line.例文帳に追加

第２インバータは、第２ビット線に亘ってメモリセルによって提供された第２データ信号に応答する。 - 特許庁

The first inverter is responsive to a first data signal provided by the memory cell over the first bit line.例文帳に追加

第１インバータは、第１ビット線に亘ってメモリセルによって提供された第１データ信号に応答する。 - 特許庁

After the charge, a selected memory cell is connected to the bit line, the reference bit line is connected to a reference voltage generating circuit, and a voltage differential type sense amplifier amplifies difference voltage between voltage of the bit line decreased by discharge of the selected memory cell and voltage of the reference bit line generated by the reference voltage generating circuit, to thereby read out memory cell data.例文帳に追加

その後、選択されたメモリセルがビット線に導通され、リファレンスビット線が参照電圧生成回路に導通され、電圧差動型センスアンプが、メモリセルの放電により低下するビット線の電圧と参照電圧生成回路によって発生するリファレンスビット線の電圧との差電圧を増幅して、メモリセルデータを読み出す。 - 特許庁

By this means, noise is directly applied to a data line from which data from the memory cell of the test target is read.例文帳に追加

これにより、検査対象メモリセルからのデータが読み出されたデータ線に直接ノイズを印加する。 - 特許庁

To widen limit of scale of an MRAM memory cell array by reducing substantially capacity of word lines and bit lines.例文帳に追加

ワード線、ビット線の容量を実質的に低減してＭＲＡＭメモリセルアレイの規模の限界を広げる。 - 特許庁

At the time t03, the memory cell plate line CP is made to be a ground potential and the voltages V111, V113 are decreased to 0 volt.例文帳に追加

時刻ｔ03に、メモリセルプレート線ＣＰをグランド電位として電圧Ｖ111、Ｖ113を０ボルトに降圧する。 - 特許庁

To improve data retention characteristics and retention time in a vertical non-volatile semiconductor memory cell.例文帳に追加

縦型の不揮発性半導体メモリセルにおいて、データ保持特性もしくは保持時間（retention time）を向上させる。 - 特許庁

To provide a test circuit of a decoder, which can perform a test of a decoder without accessing a memory cell.例文帳に追加

メモリセルへアクセスすることなくデコーダのテストを行うことのできる、デコーダのテスト回路を提供する。 - 特許庁

Registers (20, 22, 30, 32) are disposed to four sides of a rectangular dynamic random access memory cell array (1), respectively.例文帳に追加

矩形状のダイナミック・ランダム・アクセス・メモリセルアレイ（１）の４辺それぞれにレジスタ（２０，２２，３０，３２）を配置する。 - 特許庁

NONVOLATILE MEMORY CELL WITH P-N JUNCTION FORMED IN POLYSILICON FLOATING GATE, AND ITS MANUFACTURE例文帳に追加

ポリシリコン浮遊ゲートにＰＮ接合を形成した不揮発性メモリ・セル及びそのメモリ・セルを製造する方法 - 特許庁

NONVOLATILE FLOATING GATE MEMORY CELL HAVING FLOATING GATE FORMED IN RECESS, ITS ARRAY AND FABRICATING METHOD例文帳に追加

窪み中に形成された浮遊ゲートを持つ不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

To overcome problems relating to the short-circuited SDT junction device in the resistive cell cross memory array.例文帳に追加

抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。 - 特許庁

To provide a semiconductor storage device in which an operation test for a spare memory cell can be efficiently performed.例文帳に追加

スペアメモリセルに対する動作テストを効率的に実行可能な半導体記憶装置を提供する。 - 特許庁

SHADOW RAM CELL USING FERROELECTRIC CAPACITOR, NON- VOLATILE MEMORY DEVICE, AND ITS CONTROL METHOD例文帳に追加

強誘電体容量を用いたシャドーＲＡＭセル及び不揮発性メモリ装置並びにその制御方法 - 特許庁

A multigate memory cell comprises a semiconductor body, and a plurality of gates arranged in parallel on the semiconductor body.例文帳に追加

マルチゲートメモリセルが、半導体本体と、この半導体本体に並列配置された複数ゲートとを備える。 - 特許庁

To provide a method for writing data bits to a memory cell without requiring an additional power source.例文帳に追加

追加電源を必要とすることなくメモリセルにデータビットを書き込む方法及び装置を提供すること。 - 特許庁

To store a data pattern even in semiconductor memory cell array having complex shape at high speed and highly efficiently.例文帳に追加

複雑な形状を持つ半導体メモリ記憶セル・アレイにもデータ・パターンを高速かつ高効率で記憶する。 - 特許庁

That is, the shield wirings 24 are formed on a memory cell array area in which the wirings 21 are not formed.例文帳に追加

すなわち、シールド配線２４は配線２１が形成されていないメモリセルアレイ領域上に形成される。 - 特許庁

In programming, electrons are emitted from the floating gate 1005 of a selected memory cell to a drain 1002.例文帳に追加

プログラム時に、選択されたメモリセルのフローティングゲート１００５からドレイン１００２に電子を放出する。 - 特許庁

Write prohibition data to the memory cell array are selectively stored in the storing part in a setting mode.例文帳に追加

この記憶部には、設定モードにおいて、メモリセルアレイに対する書き込み禁止データが選択的に記憶される。 - 特許庁

Meanwhile, when the write data includes reset data, it is determined, for a memory cell in which the reset data is written, whether there is an error in the read data read from the memory cell and the write data, and writing is repeatedly implemented using a second mode of writing the data only in a memory cell where errors occur, until there is no more error.例文帳に追加

一方、書込データがリセットデータを含む場合、リセットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで誤りが生じたメモリセルに対してのみ繰り返しデータの書き込みを行う第２モードで書込動作を行う。 - 特許庁

To provide a semiconductor device achieving high-speed stored information reading out of a nonvolatile memory cell.例文帳に追加

不揮発性メモリセルから記憶情報を高速に読み出すことができる半導体装置を提供する。 - 特許庁

To provide a semiconductor storage device for further reducing skews generated by a difference in the wiring lengths to a memory cell.例文帳に追加

メモリーセルへの配線長差で生じるスキューをより低減できる半導体記憶装置を提供する。 - 特許庁

Therefore, for example, normal stress can be given to the adjacent memory cell in a burn-in test.例文帳に追加

したがって、たとえばバーンインテストにおいて隣接メモリセルに対して正規のストレスを与えることができる。 - 特許庁

To provide a MONOS type memory cell having an excellent characteristic about a writing/erasing and retention.例文帳に追加

書き込み／消去及びリテンションに関して優れた特性を有するＭＯＮＯＳ型メモリセルを提供する。 - 特許庁