「Memory Cell」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

A via (plug electrode) V1 is provided in a ferroelectric memory 30 in a manner that a part of a source/drain area 2 of memory cell transistors on right and left sides may be exposed.例文帳に追加

強誘電体メモリ３０では、左右のメモリセルトランジスタのソース／ドレイン領域２の一部を露出するようにビア（プラグ電極）Ｖ１が設けられている。 - 特許庁

To provide a semiconductor memory device capable of achieving a reduced circuit scale and improving characteristics, by reducing parasitic capacity of a memory cell array.例文帳に追加

メモリセルアレイの寄生容量を低減して、回路規模の縮小や特性の向上を実現することが可能な半導体記憶装置を提供する。 - 特許庁

Each memory cell portion 11 comprises a selection transistor 21 and two memory transistors 21 and 23 formed on both sides of the selection transistor 21.例文帳に追加

各メモリセル部１１は、選択トランジスタ２１と、選択トランジスタ２１の両側方にそれぞれ形成された２つのメモリトランジスタ２１、２３を有している。 - 特許庁

A flash memory device 1 includes a memory cell array 3, a data register 6, a state machine 7, an input/output pad 8, a row decoder 9, and a column decoder 10.例文帳に追加

フラッシュメモリデバイス１は、メモリセルアレイ３、データレジスタ６、ステートマシン７、入力／出力パッド８、行デコーダ９、及び列デコーダ１０を含んでいる。 - 特許庁

Page buffers 100 read data of memory cells 42 in a block unit for each memory cell column in a block to be an object for detecting flag data and latch the data.例文帳に追加

フラグデータの検出を行う対象となるブロックにおいて、ページバッファ１００がメモリセル列毎にブロック単位でメモリセル４２のデータを読み出してラッチする。 - 特許庁

To provide a semiconductor memory device which increases integration density and capacity like a DRAM and is equipped with a memory cell that does not need refresh operation.例文帳に追加

ＤＲＡＭに近い高集積化・大容量化を実現し、かつ、リフレッシュ動作を必要としないメモリセルを備える半導体記憶装置を提供する。 - 特許庁

For example, writing to the phase change memory is carried out not by overwriting data, but by erasing an object memory cell temporarily and then performing the program operation.例文帳に追加

例えば、相変化メモリへの書き込みは、データの上書きを行うのではなく、一旦、対象となるメモリセルを消去状態とした後、プログラムを行う。 - 特許庁

To provide a nonvolatile semiconductor memory device having a split gate type nonvolatile memory cell of source-side implantation system, which can be formed in a single-layer polysilicon process.例文帳に追加

１層ポリシリコンプロセスで形成可能なソースサイド注入方式のスプリットゲート型不揮発性メモリセルを備えた不揮発性半導体記憶装置を提供する。 - 特許庁

This capacitance contributes to an increase in the coupling ratio of the memory transistor, which makes it possible to increase the coupling ratio without increasing the area of the memory cell.例文帳に追加

この静電容量はメモリトランジスタのカップリング比の増加に寄与するため、メモリセルの面積を増加することなく、カップリング比を高くすることが可能になる。 - 特許庁

To provide a semiconductor memory device capable of suppressing an influence of potentials of electrode layers, functioning as a control gate of a memory cell, on other regions.例文帳に追加

メモリセルのコントロールゲートとして機能する電極層の電位が他領域に影響するのを抑制することができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device in which positive/negative charge voltage applied to a bit line of a memory cell during a manufacturing process is kept at a level of ±1 V.例文帳に追加

製造工程中にメモリセルのビット線に印加される正負チャージが±１Ｖ程度に抑制された半導体記憶装置を実現できるようにする。 - 特許庁

To provide a power saved semiconductor memory device capable of surely storing the information of a memory cell in both of operation and nonoperation states.例文帳に追加

動作状態、非動作状態のいずれの場合においても確実にメモリセルの情報を記憶し、且つ省電力化された半導体記憶装置を提供する。 - 特許庁

A memory device 100 has a read margin exceeding MR ratio of an MR element 104 and is equipped with a memory cell 102 having the MR element 104, a reference transistor 106 and an amplification transistor 108.例文帳に追加

メモリデバイス100は、ＭＲ素子104のＭＲ比を超える読み取りマージンを持ち、ＭＲ素子104と、基準トランジスタ106と、増幅トランジスタ108とを有するメモリセル102を備える。 - 特許庁

To provide a nonvolatile semiconductor memory device for attaining a low power consumption while securing a stable reset of a selection memory cell.例文帳に追加

選択メモリセルの安定なリセットを確保しつつ低消費電力化を実現する不揮発性半導体記憶装置を提供することを目的とする。 - 特許庁

Memory cells are arranged at intersections between a plurality of first wirings and a plurality of second wirings, the memory cell being configured by connecting a rectifier element and a variable resistance element in series.例文帳に追加

メモリセルは、整流素子と可変抵抗素子とを直列接続してなり、複数の第１配線及び複数の第２配線の交差部に配置される。 - 特許庁

To detect minute defect existing in a PMOS load transistor of an SRAM (Static Random Access Memory) memory cell without extremely increasing circuit area and at high speed.例文帳に追加

回路面積を極端に増大させることなく、かつ高速に、ＳＲＡＭメモリセルのＰＭＯＳ負荷トランジスタに存在する微小欠陥を検出すること。 - 特許庁

To provide a memory device without additional logic circuits, including a memory cell which cannot be accessed by a third party and which is always accessible when needed.例文帳に追加

ロジック回路を増やすことなく、第三者がメモリセルにアクセスできずかつ必要な場合にはいつでもアクセス可能なメモリセルを有する記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device capable of preventing erroneous writing without short-circuiting two bit lines connected to two ports of a dual port memory cell.例文帳に追加

デュアルポートメモリセルの２つのポートに接続された２つのビット線を短絡することなく、誤書込みを防止することができる半導体記憶装置を提供する。 - 特許庁

A memory cell array 1 formed of an array of memory cells MC each located between a word line WL and a bit line BL, and each including a variable resistor VR.例文帳に追加

メモリセルアレイ１は、ワード線ＷＬとビット線ＢＬとの間に配置され且つ可変抵抗素子ＶＲを含むメモリセルＭＣを配列してなる。 - 特許庁

Furthermore, the logic held in the first memory cell is read out; and when the read logic is different from the second logic, defect of the ferroelectric memory is detected.例文帳に追加

そして、第１メモリセルに保持されている論理が読み出され、読み出される論理が第２論理と異なるとき、強誘電体メモリの不良が検出される。 - 特許庁

The system includes an apparatus comprising a first terminal coupled between first and second memory cells, and a second terminal coupled to the second memory cell.例文帳に追加

本システムは、第１及び第２メモリセルの間に接続された第１端子と、前記第２メモリセルに接続された第２端子とを有する装置を包含する。 - 特許庁

To reduce the area of a nonvolatile memory region, relating to a semiconductor device which has a nonvolatile memory cell including a charge storage part in a gate insulating film.例文帳に追加

ゲート絶縁膜中に電荷蓄積部を含む不揮発性メモリセルを有する半導体装置において、不揮発性メモリ領域の面積を縮小する。 - 特許庁

To attain high speed reading in by preventing data reading from being impossible at the time of composing an SRAM(static random access memory) circuit by a four-transistor memory cell.例文帳に追加

４ＴｒメモリセルでＳＲＡＭ回路を構成時に、データの読み出し不能を未然に防止し、高速な読み出しを可能にしたＳＲＡＭ回路の提供。 - 特許庁

To provide a thin film magnetic memory device for shortening a time for disturb-test for excluding a defective memory cell weak in a disturb-property.例文帳に追加

ディスターブ特性の弱い不良メモリセルを除去するためのディスターブ試験の試験時間を短縮することができる薄膜磁性体記憶装置を提供する。 - 特許庁

To provide a ferroelectric memory that can be reduced in cell area while a capacitor area is secured with a more optimized structure, and to provide a method of manufacturing the memory.例文帳に追加

より最適化された構造をもってキャパシタ面積を確保しつつセル面積が縮小可能な強誘電体メモリ及びその製造方法を提供する。 - 特許庁

A memory cell array is provided with a pair of reference cells 10a, 10b for each same control word line CWL to which a plurality of memory cells 10 are connected.例文帳に追加

メモリセルアレイには、複数のメモリセル１０が接続される同一のコントロールワード線CWL 毎に一対の基準セル１０ａ，１０ｂがそれぞれ設けられている。 - 特許庁

A memory substrate 11 comprises a substrate 111, a memory cell 112, a peripheral circuit region 113, a first dielectric layer 114, and a first metal layer 115.例文帳に追加

メモリ基板１１は、基板１１１と、メモリセル１１２と、周辺回路領域１１３と、第１誘電体層１１４と、第１金属層１１５と、を有する。 - 特許庁

To allow a self-control circuit using dummy memory circuit to have operation margin without varying characteristics of a dummy memory cell and a dummy bit line.例文帳に追加

この発明は、ダミーメモリセルやダミービットラインの特性を変えることなく、容易にダミーメモリ回路を使った自己制御回路に動作マージンを持たせるものである。 - 特許庁

To provide a semiconductor memory which is operated stably even if external high voltage is supplied and in which a write-in time for a memory cell can be shortened.例文帳に追加

外部から高電圧を供給しても安定して動作し、またメモリセルへの書き込み時間を短縮することができる半導体装置を提供する。 - 特許庁

Moreover, the threshold voltage of transistors in the memory cell 100 is kept low, thereby improving the operating characteristics of the semiconductor memory device at low power supply voltages.例文帳に追加

また、メモリセル１００内のトランジスタの閾値電圧を抑えることにより、低電源電圧での半導体記憶装置の動作特性が向上される。 - 特許庁

To provide a stabilized magnetic memory by eliminating a magnetization pattern in random directions in an edge region which otherwise causes predictable switching behavior of a magnetic memory cell.例文帳に追加

磁気メモリ・セルの予測可能な切換挙動の原因となる端領域内のランダムな向きの磁化パターンを除去し、安定化した磁気メモリを提供する。 - 特許庁

To prevent a short-circuit in a selection transistor and a peripheral circuit while providing a space between adjacent memory cells and between the memory cell and the selection transistor.例文帳に追加

隣接するメモリセル間およびメモリセルと選択トランジスタとの間に間隙を設けつつ、選択トランジスタおよび周辺回路における短絡を抑制する。 - 特許庁

To provide a method for operating (programming or erasure) bits of a memory cell in a memory array and reducing pulse operation of the array.例文帳に追加

メモリアレイ内のメモリセルのビットを操作（プログラミングまたは消去）するための、およびこのようなアレイのパルス操作を低減するための方法を提供すること。 - 特許庁

The device has a memory cell array having a plurality of CMOS static type memory cells provided at the intersections of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

複数のワード線と複数の相補ビット線の交差部に設けられた複数のＣＭＯＳスタティック型メモリセルを有するメモリセルアレイを有する。 - 特許庁

To provide a nonvolatile semiconductor memory device in which stability of application voltage control of a memory cell is improved and which is excellent in the control property of drain voltage.例文帳に追加

不揮発性半導体メモリ装置において、メモリセルの印加電圧制御の安定性を高め、ドレイン電圧の制御性に優れた装置を提供する。 - 特許庁

A control circuit makes voltage VRESET+N*Vα change based on a position of selection memory cells MC10-MC13 in the memory cell array MA.例文帳に追加

制御回路は、電圧ＶＲＥＳＥＴ＋Ｎ＊ＶαをメモリセルアレイＭＡ内での選択メモリセルＭＣ１０〜ＭＣ１３の位置に基づいて変化させる。 - 特許庁

The magnetic tunnel junction(MTJ) device can be used as a magnetic field sensor in a magnetic disk drive or as a memory cell in a magnetic random access memory(MRAM) array.例文帳に追加

磁気トンネル接合（ＭＴＪ）装置は、磁気ディスク・ドライブ内の磁界センサとして、または 磁気ランダム・アクセス（ＭＲＡＭ）アレイ内のメモリ・セルとして使用可能である。 - 特許庁

A flash memory is provided with an address bus, a data bus, a control line, and an address specifiable non-volatile memory cell carry 64 connected to the address bus and the data bus.例文帳に追加

フラッシュメモリは、アドレスバスと、データバスと、制御線と、前記アドレスバスおよびデータバスに接続したアドレス指定可能不揮発性メモリセルアレイとを備える。 - 特許庁

A plurality of memory cells 50-1 are formed on the memory cell 42, and a plurality of the peripheral-circuit transistors 60 are also formed on the peripheral circuit 43.例文帳に追加

メモリセル部４２には、複数のメモリセル５０−１が形成され、周辺回路部４３にも、複数の周辺回路トランジスタ６０が形成されている。 - 特許庁

Also, memory cells in each memory cell array Way0 and Way1 are arranged so that the same addresses are positioned at the same position in the column direction.例文帳に追加

また、各メモリセルアレイＷａｙ０及びＷａｙ１内のメモリセルは、同一のアドレスがカラム方向において同一の位置にあるように配列されている。 - 特許庁

To provide a non-volatile semiconductor memory of a batch erasure type in which usage efficiency of a flash memory cell is improved by redundancy constitution having good efficiency.例文帳に追加

効率の良い冗長構成によりフラッシュメモリセルの使用効率を向上させた一括消去型の不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile ferroelectric memory device in which an operation memory cell is constituted of one transistor and one ferroelectric capacitor, and its driving method.例文帳に追加

動作メモリセルが１つのトランジスタ及び１つの強誘電体キャパシタで構成される不揮発性強誘電体メモリ装置及びその駆動方法を提供する。 - 特許庁

To achieve high-speed data read operation in a magnetic thin-film memory device which stores data using a memory cell comprising a magnetic tunnel junction unit (MTJ).例文帳に追加

磁気トンネル接合部（ＭＴＪ）を有するメモリセルを用いてデータ記憶を行なう薄膜磁性体記憶装置において、データ読出動作を高速化する。 - 特許庁

The semiconductor memory device comprises: a bit line; a word line; a memory cell arranged on a crossing part of the bit line and the word line; and a readout circuit electrically connected to the bit line.例文帳に追加

ビット線と、ワード線と、ビット線とワード線との交差部に配置されたメモリセルと、ビット線に電気的に接続された読み出し回路と、を備える。 - 特許庁

The control circuit is configured to, in write operation, control the write operation in each of the memory strings such that data are sequentially written from the memory cell located closer to the second wiring.例文帳に追加

制御回路は、書き込み動作時に、メモリストリング中において、第２配線に近い側に位置するメモリセルから順に書込みを行なうように制御する。 - 特許庁