「Memory Cell」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

To detect a standby-current-defective but normally-operable memory cell and repair standby current abnormality.例文帳に追加

スタンバイ電流不良でありかつ動作正常のメモリセルを検出し、スタンバイ電流異常を救済する。 - 特許庁

To provide a semiconductor storage device in which efficiency for relieving a defective part of a memory cell can be improved.例文帳に追加

メモリセルの不良部分を救済する効率を向上できる半導体記憶装置を提供すること。 - 特許庁

A plurality of first parallel trenches extended in a first direction are formed in the laminated first wiring material, memory cell, and memory cell material, and first wiring 27 extended in the first direction and the memory cell material that is self-aligned to the first wiring 27 and is isolated by the first trench are formed.例文帳に追加

積層された第１の配線材料及びメモリセル及びメモリセル材料に第１方向に延びる複数の平行な第１の溝を形成して第１方向に延びる第１の配線２７及びこの第１の配線２７に自己整合された第１の溝で分離されたメモリセル材料を形成する。 - 特許庁

Thus, even if the number of the control gates becomes large, the projection area of the memory cell MC is not increased so much.例文帳に追加

したがって、コントロールゲートの数が多くなっても、メモリセルＭＣの投影面積はそれほど増加しない。 - 特許庁

As a needless circuit is not operated, power consumption can be reduced at the time of operation of the redundant memory cell string.例文帳に追加

不要な回路が動作しないため、冗長メモリセル列の動作時に消費電力を低減できる。 - 特許庁

A sense amplifier 27b outputs data Dout of "0" corresponding to the memory cell in a writing state, i.e., "data 0".例文帳に追加

センスアンプ２７ｂは、書込状態のメモリセル、つまり「データ０」に応じた「０」のデータＤｏｕｔを出力する。 - 特許庁

An ATD signal is made to be a trigger of a series of operation when read-out or write-in from/to a memory cell is performed.例文帳に追加

ＡＴＤ信号は、メモリセルの読み出しまたは書き込みをする際の一連の動作のトリガーとなる。 - 特許庁

Even when a page is altered, high-speed page conversion is made to make access to the memory cell possible.例文帳に追加

ページ変更時においても高速でページ変換を行ってメモリセルへのアクセスを行うことができる。 - 特許庁

The bit line BL of a memory cell array 11 is selected by a column gate 12 to be connected to a sense amplifier 13.例文帳に追加

メモリセルアレイ１１のビット線ＢＬはカラムゲート１２により選択されてセンスアンプ１３に接続される。 - 特許庁

To provide an information storing device in which quantity of time for detecting s resistance state of a memory cell.例文帳に追加

メモリ・セルの抵抗状態を検知するための時間量を低減した情報記憶デバイスを提供する。 - 特許庁

Thereby, write-in margin for a memory cell array can be tested without considering write-in margin.例文帳に追加

これにより、書込余裕を考慮することなく、メモリセルアレイに対する書込マージンをテストすることができる。 - 特許庁

To provide a CAM (Content Addressable Memory) cell of low power consumption which has high degree of integration and high operation speed.例文帳に追加

消費電力が少なく、高い集積度を有し、動作速度が速いＣＡＭセルを提供する。 - 特許庁

Thick-film transistors are used for a memory cell array 33, a row decoder 30, and a sense amplifier 32 surrounded by bold dashed lines.例文帳に追加

太い破線で囲まれるメモリセルアレイ３３、ロウデコーダ３０、センスアンプ３２は、厚膜のトランジスタを用いる。 - 特許庁

To achieve high integration so that the size of a memory cell can be reduced.例文帳に追加

メモリセルのサイズを縮小でき、高集積化を図ることができる半導体記憶装置を提供する。 - 特許庁

To provide a phase transformation memory element in which a cell size can be prevented from increasing, and to provide its manufacturing method.例文帳に追加

セル大きさの増大を防止できる相変化記憶素子及びその製造方法を提供すること。 - 特許庁

In the non-volatile semiconductor storage device having a memory cell transistor and the peripheral transistor on the same semiconductor substrate 11, metallic silicide layers 28 are formed on both diffusion layers of the memory cell transistor and the peripheral transistor and on the gate electrode of the peripheral transistor, and the contact of the memory cell transistor has a self-alignment contact structure.例文帳に追加

同一半導体基板１１上にメモリセルトランジスタと周辺トランジスタを有する不揮発性半導体記憶装置において、メモリセルトランジスタと周辺トランジスタの両拡散層及び周辺トランジスタのゲート電極上に、金属シリサイド層２８が形成され、メモリセルトランジスタのコンタクトがセルフアラインコンタクト構造を有する。 - 特許庁

In a magnetic memory cell 40, a data storage layer 50 is provided, a reference layer 54 is provided, and a tunnel barrier 52 is provided.例文帳に追加

磁気メモリ・セル４０は、データ記憶層５０、基準層５４およびトンネル・バリヤ５２を備えている。 - 特許庁

A magnetic tunneling junction type magnetic random access memory cell is comprised of bit lines 20 so as to constitute a composite structure comprising a soft adjacent magnetic layer 24.例文帳に追加

隣接軟磁性層２４を含む複合構造を有するようにビット線２０を構成する。 - 特許庁

A second line BL11 crosses the first line WL11 via the first memory cell MC111.例文帳に追加

第２のラインＢＬ１１は、第１のメモリセルＭＣ１１１を介して第１のラインＷＬ１１に交差する。 - 特許庁

Thereby, the memory cell that is defective in standby but normal in operation is set to the operation-defective state.例文帳に追加

これにより、スタンバイ電流不良でかつ動作正常のメモリセルを動作不良状態に設定する。 - 特許庁

A memory cell array 102 has data cells for x bits and redundant cells for y bits for every word.例文帳に追加

メモリセルアレイ１０２はワードごとにｘビット分のデータセルとｙビット分の冗長セルとを有している。 - 特許庁

To provide a memory cell in which reliability for holding non-volatile storage in low power source voltage is improved.例文帳に追加

低電源電圧における不揮発性記憶保持の信頼性を改善させたメモリセルを提供する。 - 特許庁

A memory cell equipped with a path, through which hydrogen diffuses into a transistor, is provided to be used in a ferroelectric IC.例文帳に追加

強誘電体ＩＣにおいて、水素がトランジスタへ拡散する経路を備えるメモリセルを開示した。 - 特許庁

SEMICONDUCTOR NONVOLATILE MEMORY DEVICE AND ITS CELL MANUFACTURING METHOD例文帳に追加

半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法 - 特許庁

Consequently, the restoration time of memory cell data becomes longer in the standby state and sufficient restore is achieved.例文帳に追加

従って、スタンバイ状態の時にはメモリセルデータのリストア時間が長くなり十分なリストアがなされる。 - 特許庁

To reduce an area of a memory cell which is a type such as to boost a storage node potential at the readout.例文帳に追加

読み出し時にストレージノード電位を昇圧するタイプのメモリセルについて、その面積を小さくする。 - 特許庁

The multi-level flag section stores a value which indicates data written in a memory cell is either binary data or multi data.例文帳に追加

多値フラグ部は、メモリセルに書込んだデータが２値データであるか多値データであるかを示す値を記憶する。 - 特許庁

The second conductive interlayer insulating film 6 and the second conductive layer 7 are interconnected in common with the neighboring memory cell column.例文帳に追加

導電層間絶縁膜６、第二導電層７は、隣接するメモリセルカラムに共通の配線となる。 - 特許庁

Address input terminals (252a, 252b) are arranged for first and second memory cell arrays (1, 2) separately.例文帳に追加

第１および第２のメモリアレイ（１、２）に対し別々にアドレス入力端子（２５２ａ、２５２ｂ）を配置する。 - 特許庁

A semiconductor device is provided with a peripheral circuit region, which is connected with a memory cell region for storing information.例文帳に追加

半導体装置は、情報を記憶するメモリセル領域に接続される周辺回路領域を備える。 - 特許庁

Therefore, both of main cells and spare cells of the memory cell array 11 can be sequentially refreshed.例文帳に追加

したがって、前記テストモードの自動リフレッシュ動作時にはメインセル及び予備セルが順次リフレッシュされる。 - 特許庁

To maintain a thermal agitation resistance with high bit information and achieve a large capacity, even if a memory cell is fined.例文帳に追加

メモリセルを微細化してもビット情報の高い熱擾乱耐性を保ち、大容量化を実現する。 - 特許庁

An inversion determining part is connected to the SRAM memory cell through the first and second transfer transistors, and determines whether data written in the SRAM memory cell are inverted when a word line selection potential is applied to a word line with the data written in the SRAM memory cell.例文帳に追加

反転判定部は、前記第１、第２のトランスファトランジスタを介して前記ＳＲＡＭメモリセルに接続され、前記ＳＲＡＭメモリセルにデータが書き込まれた状態で、前記ワード線にワード線選択電位が印加された場合に、前記ＳＲＡＭメモリセルに書き込まれたデータが反転するか否かを判定する。 - 特許庁

To provide a phase transition RAM with a memory cell structure having the advantage of being readily increased in integration and in capacity.例文帳に追加

高集積及び大容量化に有利なメモリセル構造を有する相変換ＲＡＭを提供する。 - 特許庁

By the transistor N1, the connection and non- connection of the memory cell 10 and a write bit line WBL are controlled.例文帳に追加

トランジスタＮ１により、メモリセル１０と書き込みビット線ＷＢＬとの接続、非接続を制御する。 - 特許庁

Furthermore, a memory cell 11 and the like are located in an internal circuit region 10 of the flip-chip integrated circuit 1.例文帳に追加

さらに、フリップチップ集積回路１の内部回路領域１０にはメモリセル１１などが存在している。 - 特許庁

A single memory cell MC has a conductive charge storage layer and an insulative charge storage layer ECS.例文帳に追加

１つのメモリセルＭＣが導電性電荷蓄積層と絶縁性電荷蓄積層ＥＣＳとを有している。 - 特許庁

To provide a ferroelectric memory device in which deterioration in data of a non-selection cell can be suppressed.例文帳に追加

非選択セルのデータ劣化を抑制することを可能とした強誘電体メモリ装置を提供する。 - 特許庁

To make compatible both the lowering of the resistance of a gate electrode using a cobalt silicide and the stabilizing of memory cell transistor characteristics.例文帳に追加

コバルトシリサイドによるゲート電極の低抵抗化とメモリセルトランジスタ特性の安定化とを両立する。 - 特許庁

To realize stable write with less errors by controlling write current in a memory cell.例文帳に追加

メモリセルの書き込み電流を制御することによって、エラーの少ない安定した書き込みを実現する。 - 特許庁

Stored or generated multi-bit words are scanned and converted into a gate voltage to be applied to the non-volatile memory cell until the electrical response from the non-volatile memory cell indicates that the voltage generated from the specific multi-bit word which has been applied to the gate matches the information stored in the non-volatile memory cell.例文帳に追加

格納または生成されたマルチビットワードは、非揮発性メモリセルからの電気的応答が、ゲートに印加されていた特定のマルチビットワードから生成された電圧が非揮発性メモリセルに格納された情報と一致することを示すまで、走査され、非揮発性メモリセルに印加されるゲート電圧に変換される。 - 特許庁

Also, the program current is made to flow forward a direction being parallel to the second resistive memory cell block.例文帳に追加

また、前記プログラム電流は前記第２抵抗型メモリセルブロックに平行な方向に向けて流れる。 - 特許庁

The memory cell of a word line WL1 to which reference voltage is supplied is cut off when write-in.例文帳に追加

この書込みの際に基準電圧が供給されるワード線ＷＬ１のメモリセルがカットオフされる。 - 特許庁

A memory cell transistor (MT) and the source impurity area are connected to each other through a low-resistance metal wiring 4.例文帳に追加

メモリセルトランジスタ（ＭＴ）とソース不純物領域とは、低抵抗のメタル配線（４）により接続する。 - 特許庁

To increase the speed of writing operation by completing the writing to each memory cell by one writing operation.例文帳に追加

各メモリセルへの書き込みを一回の書き込み動作で完了させることで、書き込み動作を高速化する。 - 特許庁