「Memory Cell」に関連した英語例文の一覧と使い方(61ページ目) - Weblio英語例文検索

To provide a semiconductor memory device in which a yield is kept high even when signal wiring is arranged above a memory cell region.例文帳に追加

メモリセル領域の上方に信号配線を配置しても歩留まりを高く維持することが可能な半導体記憶装置を提供する。 - 特許庁

This ferroelectric memory has a plurality of word lines, a plurality plate lines, a plurality of bit line pairs, a plurality of charge lines and a memory cell.例文帳に追加

強誘電体メモリは，複数のワード線と複数のプレート線と複数のビット線対と複数のチャージ線とメモリセルとを有する。 - 特許庁

A single shared register 50 is adapted outside the memory cell array, corresponding to disable areas formed within the shared memory areas.例文帳に追加

共有レジスタ５０は、前記共有メモリ領域内のディスエーブル領域に対応して前記メモリセルアレイの外部に単一に設けられる。 - 特許庁

To provide a method for producing a semiconductor memory device capable of preventing erroneous readout due to a leak current caused by a content held in a memory cell array.例文帳に追加

メモリセルアレイの保持内容に起因するリーク電流による誤読み出しを抑制可能な半導体記憶装置を製造する。 - 特許庁

A nonvolatile memory device for reducing programming current and improving reliability includes a memory cell array, a write circuit, and a verification circuit.例文帳に追加

プログラミング電流を低減し、信頼性を向上させる不揮発性メモリ素子は、メモリ・セル・アレイ、書き込み回路、及び検証回路を有する。 - 特許庁

Judgement about a redundancy memory cell 4a or the like also and a prescribed expected value can be performed as well as the other memory cells 4 or the like.例文帳に追加

冗長メモリセル４ａ等自体も他のメモリセル４等と同様に所定の期待値との判定を行うようにすることもできる。 - 特許庁

To obtain full memory performance when a memory cell is constituted to supply a folded current, and to simplify the manufacturing process.例文帳に追加

メモリセルに折り返し電流を流す構成とした場合に、充分なメモリ性能を得るとともに、作製プロセスを簡便なものとする。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of accurately writing data by alleviating influences imposed on a selected memory cell.例文帳に追加

選択メモリセルに与えられる影響を緩和し、正確にデータを書き込むことのできる不揮発性半導体記憶装置を提供する。 - 特許庁

In the memory cell array 1, a plurality of memory cells connected to a plurality of word lines and a plurality of bit lines are arranged in a matrix.例文帳に追加

メモリセルアレイ１は、複数のワード線、及び複数のビット線に接続された複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To realize a reliable semiconductor memory device in which a burden on a variable resistive element is reduced, and a method for rewriting of memory cell.例文帳に追加

可変抵抗素子が受ける負荷が軽減された信頼性の高い半導体記憶装置、及び、メモリセルの書き換え方法を実現する。 - 特許庁

To provide a semiconductor memory device wherein desired voltage can be supplied to a memory cell even while obtaining accurate wiring structure.例文帳に追加

正確な配線構造を得つつも、メモリセルに対し所望の電圧を供給することができる半導体記憶装置を提供する。 - 特許庁

To provide a refreshing method for a semiconductor memory device, which can perform normally a refreshing operation while shortening a memory cell access time.例文帳に追加

メモリセルアクセス時間を短縮しつつリフレッシュを正常に実行することができる半導体メモリ装置のリフレッシュ方法を提供する。 - 特許庁

To provide a semiconductor memory device having a memory cell capable of improving a static noise margin (SNM) when a reading/writing operation.例文帳に追加

読み出し及び書き込み動作時におけるスタティックノイズマージン（ＳＮＭ）を改善できるメモリセルを有する半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device which can finely control refresh period fit for actual data retention time of a memory cell.例文帳に追加

メモリセルのデータ保持時間の実力値に適合するリフレッシュ周期をきめ細かく制御可能な半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit device including a semiconductor memory which helps to promote microfabrication and higher integration of a memory cell array.例文帳に追加

メモリセルアレイの微細化、及び高集積化を進展させ易い半導体メモリを含む半導体集積回路装置を提供すること - 特許庁

To provide a semiconductor storage device for driving a large number of memory blocks simultaneously by reducing leak current flowing through memory cell arrays.例文帳に追加

メモリセルアレイに流れるリーク電流を低減し、多数のメモリブロックを同時に駆動することのできる半導体記憶装置を提供する。 - 特許庁

The dynamic type semiconductor memory device includes a DLL circuit generating an inner clock signal, peripheral circuits whose operation is controlled by the inner clock signal and a memory cell arrays.例文帳に追加

内部クロック信号を生成するＤＬＬ回路、内部クロック信号で動作を制御される周辺回路とメモリセルアレイを含む。 - 特許庁

To provide a memory cell reducing required power for changing a memory state and capable of using a further fine selection device.例文帳に追加

メモリ状態を変化させるために必要な電力を低減し、より微細な各選択デバイスの使用を可能とするメモリセルの提供。 - 特許庁

A NAND cell of this non-volatile semiconductor memory is constituted of memory cells MC0-MC31 and selection transistors SST, GST connected with each other in series.例文帳に追加

ＮＡＮＤセルは、複数個直列接続されたメモリセルＭＣ０〜ＭＣ３１と選択トランジスタＳＳＴ，ＧＳＴにより構成される。 - 特許庁

To provide a nonvolatile semiconductor memory device which raises operation speed of a memory cell block, while suppressing increase of a chip area.例文帳に追加

チップ面積の増大を抑制すると共に、メモリセルブロックの動作速度を向上させる不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a word line decoder in a NAND type flash memory in which negative voltage can be applied to the word line of a flash memory cell.例文帳に追加

フラッシュメモリセルのワードラインに負の電圧を印加することが可能なＮＡＮＤ型フラッシュメモリのワードラインデコーダを提供すること。 - 特許庁

To provide a semiconductor memory device for preventing deterioration of capacitor characteristics at a terminal end of a memory cell block, and to provide a method of manufacturing the same.例文帳に追加

メモリセルブロック終端部でのキャパシタ特性の劣化を防止する半導体記憶装置及びその製造方法を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory in which suppressing dispersion of thresholds of memory cell transistors in an erasure block can be easily controlled.例文帳に追加

消去ブロック内のメモリセルトランジスタのしきい値のばらつきを抑える制御が容易な不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a flash memory device in which accurate data can be read by load due to a position of a memory cell and process variation also.例文帳に追加

メモリセルの位置による負荷及び工程変化によっても正確なデータを読み出すことが可能なフラッシュメモリ装置を提供すること。 - 特許庁

The semiconductor memory has a function to divide a page in the memory cell array into a plurality of e segments and to check the presence of fail bits for each segment in block.例文帳に追加

メモリセルアレイ内のページを複数のセグメントに分割し、各セグメント毎にフェイルビットの存否を一括検知する機能を具備する。 - 特許庁

To provide a method for nondestructively reading memory cell of MRAM memory which does not take up a large space or time for each read process.例文帳に追加

所要スペースが小さく、読み取りプロセスごとに時間を費やさない、ＭＲＡＭメモリーのメモリーセルの非破壊読み取り方法を提供する。 - 特許庁

To control a defective block for one self in a non-volatile semiconductor memory in which a memory cell being not operable is permitted to exist.例文帳に追加

動作しないメモリセルの存在が許容される不揮発性半導体記憶装置に関し、不良ブロックを自ら管理することにある。 - 特許庁

To provide a non-volatile semiconductor memory with a reduced area of a memory cell array while maintaining the same function as that of a conventional one.例文帳に追加

従来と同等の機能を維持しつつ、メモリセルアレイの面積をより縮小した不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a nonvolatile semiconductor memory device in which an erroneous reset operation and breakdown of a memory cell are prevented so as to enable a stable operation.例文帳に追加

誤リセット動作やメモリセルの破壊を防止して安定的な動作を可能にする不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a non-volatile semiconductor memory device in which the tunnel insulating film of a memory cell is improved in reliability, and a method of manufacturing the same.例文帳に追加

メモリセルのトンネル絶縁膜の信頼性が向上された不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

Any one memory cell out of memory cells connected to these word lines is selected by a selecting transistor, and only the data is read out on a bit line.例文帳に追加

これらワード線に接続されたメモリセルのうちの何れかを選択トランジスタで選択して、そのデータだけをビット線上に読み出す。 - 特許庁

To provide a semiconductor memory device which has a memory cell array on which power consumption can be reduced, while in which circuit area can be reduced.例文帳に追加

低消費電力化が可能なメモリセルアレイを有するとともに、回路面積を縮小可能な半導体記憶装置を提供する。 - 特許庁

To provide a non-volatile semiconductor memory in which the influence of dispersion of gm of a memory cell is reduced and which can perform high speed read-out.例文帳に追加

メモリセルのｇｍのばらつきの影響を低減し、高速読み出しを可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

A semiconductor storage device according to an embodiment comprises a memory cell string in which a plurality of memory cells, each including a gate, are connected in series.例文帳に追加

本実施形態による半導体記憶装置は、ゲートを有する複数のメモリセルが直列に接続されたメモリセルストリングを備える。 - 特許庁

A memory cell array 1 includes a plurality of memory cells MC which are formed at intersections of a plurality of word lines WL and a plurality of bit lines BL.例文帳に追加

メモリセルアレイ１は、複数のワード線ＷＬと複数のビット線ＢＬの交点に形成された複数のメモリセルＭＣを有する。 - 特許庁

The memory cell includes a memory transistor having a first island-shaped semiconductor region 102, a floating gate 109 and a control gate 111.例文帳に追加

メモリセルには、第１の島状半導体領域１０２、フローティングゲート１０９、コントロールゲート１１１が有するメモリトランジスタが設けられている。 - 特許庁

To provide a semiconductor memory device in which a data set uptime can be made a fixed value independently of storage capacity of a memory cell array.例文帳に追加

データ・セットアップタイムをメモリセルアレイの記憶容量によらずに一定の値とすることができる半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory which comprises a memory cell which does not require a refresh operation and materializes a high integration and a large capacity.例文帳に追加

リフレッシュ動作を必要とせず、かつ、高集積化・大容量化を実現するメモリセルを備える半導体記憶装置を提供する。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE FOR SUPPORTING VIRTUAL PAGE STORAGE USING ODD-STATE MEMORY CELL AND METHOD FOR PROGRAMMING THE SAME例文帳に追加

奇数状態メモリセルを用いて仮想的ページ記憶を支援する不揮発性半導体メモリ装置およびこれをプログラムするプログラミングの方法 - 特許庁

The electric fuse memory includes a memory cell MC including a fuse element F and a first transistor TRB, an external terminal PAD, and a second transistor TRA.例文帳に追加

フューズ素子Ｆと第１トランジスタＴＲＢを含むメモリセルＭＣと、外部端子ＰＡＤと、第２トランジスタＴＲＡと、を有する。 - 特許庁

To provide a semiconductor memory device which reduces leakage current and contains a static type memory cell, and also to provide its manufacturing method.例文帳に追加

リーク電流を低減することのできる、スタティック型のメモリセルを含む半導体記憶装置およびその製造方法を提供する。 - 特許庁

Memory units are juxtaposed along a row direction mirror symmetrically along a column direction configuring a 2 rows by 2 columns arrangement to form a memory cell.例文帳に追加

メモリユニットが列方向に沿って鏡面対称に行方向に沿って並置されて、２行２列に配置されメモリセルを構成する。 - 特許庁

The cycle of this clock signal is set according to the information storing and holding time of the memory cell of a memory array 1 during the nonoperation.例文帳に追加

このクロック信号の周期は、非動作時におけるメモリアレイ１のメモリセルの情報記憶保持時間に応じて設定されている。 - 特許庁

A semiconductor memory device has a memory cell array 22, a row decoder 21, a column decoder 22, an error correction circuit 26, and output circuits 27, 28.例文帳に追加

半導体記憶装置２は、メモリセルアレイ２２、行デコーダ２１、列デコーダ２２、誤り訂正回路２６および出力回路２７，２８を有する。 - 特許庁

To provide a semiconductor memory in which a single clock signal is supplied to output circuits corresponding to each memory cell array.例文帳に追加

単一のクロック信号が各メモリセルアレイに対応する出力回路に供給される半導体記憶装置を提供することである。 - 特許庁