「N layer」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

The current constriction layer of the lower-part laser 50 is composed of an n-type Al0.7GaAs part 9, an n-type GaAs 10 and a p-type GaAs 11.例文帳に追加

下部レーザ５０の電流狭窄層は、ｎ型Ａｌ_０．７ＧａＡｓ９、ｎ型ＧａＡｓ１０、およびｐ型ＧａＡｓ１１からなる。 - 特許庁

A buffer layer (GaN) 12, a channel layer (GaN) 13, a carrier supply layer (n-AlGaN) 14 and a Schottky layer (AlGaN) 15 are sequentially laminated on a sapphire substrate 11, and a cap layer (GaN) 16 is laminated on the Schottky layer 15.例文帳に追加

サファイア基板１１上に、バッファ層（ＧａＮ）１２、チャネル層（ＧａＮ）１３、キャリア供給層（ｎ−ＡｌＧａＮ）１４、ショットキ層（ＡｌＧａＮ）１５を順次積層し、そのショットキ層１５の上に、キャップ層（ＧａＮ）１６を積層する。 - 特許庁

The variable wavelength element section has an n-InP lower clad layer 18, a variable wavelength layer 20, an i-InP layer 22, an active layer 24, a p-InP spacer layer 26, a p-diffraction grating 28, and a p-InP buried layer 30 on the substrate.例文帳に追加

波長可変素子部は、基板上に、ｎ−ＩｎＰ下部クラッド層１８、波長可変層２０、ｉ−ＩｎＰ層２２、活性層２４、ｐ−ＩｎＰスペーサ層２６、ｐ−回折格子２８、及びｐ−ＩｎＰ埋め込み層３０を備える。 - 特許庁

The group III nitride semiconductor layer 2 has an n-type contact layer 21, a quantum well layer 22, a GaN final barrier layer 25, a p-type electron block layer 23, and a p-type contact layer 24 formed sequentially from the GaN single crystal substrate 1 side.例文帳に追加

III族窒化物半導体層２は、ＧａＮ単結晶基板１側から順に積層されたｎ型コンタクト層２１、量子井戸層２２、ＧａＮファイナルバリア層２５、ｐ型電子阻止層２３、およびｐ型コンタクト層２４を有している。 - 特許庁

In the laminated rubber hose having an inner layer of a fluororubber and an outer layer of an acrylic rubber, the inner layer and the outer layer are adhered by a co-vulcanization and the releasing strength of the inner layer and the outer layer is 10 N/cm or more.例文帳に追加

フッ素ゴムの内層とアクリルゴムの外層からなる積層ゴムホースであって、内層と外層とが共加硫接着され、かつ、内層と外層との剥離強度が１０Ｎ／ｃｍ以上であることを特徴とする積層ゴムホース。 - 特許庁

The semiconductor device includes an adjusting layer which is formed inside a semiconductor layer while facing the layer at the lower part of a layer of the same conductive type as a body region out of at least a p+ layer and an n+ layer on a drain side.例文帳に追加

少なくともドレイン側ｐ＋層及びｎ＋層のうちの、ボディ領域の導電型と同一型の層の下方において当該層と対向して半導体層の内部に形成された調整層を含む半導体装置。 - 特許庁

The waveguide type semiconductor element (2) is provided with an impurity layer (8) in contact with the waveguide layer (6) in at least a gap out of gaps between the p-type cladding layer (18) and the waveguide layer (6) and between the n-type cladding layer (4) and the waveguide layer (6).例文帳に追加

この導波路型半導体素子（２）は、ｐ型クラッド層（１８）と導波層（６）との間およびｎ型クラッド層（４）と導波層（６）との間の少なくとも一方に、導波層（６）に接する不純物層（８）を備える。 - 特許庁

In a semiconductor LD epitaxial structure 1 constituted by laminating thin film crystals of multi layers containing an N cladding layer 4, an active layer 5 and a P cladding layer 6 on a substrate 2, a thin film of the N cladding layer 4 is carried out in 500 nm or more, 1,000 nm or less.例文帳に追加

基板２上に、Ｎクラッド層４、活性層５、Ｐクラッド層６を含む多層の薄膜結晶を積層した半導体ＬＤエピ構造１において、Ｎクラッド層４を５００ｎｍ以上、１０００ｎｍ未満に薄膜化したものである。 - 特許庁

The layered product 101 comprises, from the substrate side, a first n-type nitride semiconductor layer 102, an active layer 103 consisting of a nitride semiconductor, a p-type nitride semiconductor layer 104, and a second n-type nitride semiconductor layer 105, in this order.例文帳に追加

該積層体１０１には、基板側から、第１のｎ型窒化物半導体層１０２と、窒化物半導体からなる活性層１０３と、ｐ型窒化物半導体層１０４と、第２のｎ型窒化物半導体層１０５とがこの順に含まれている。 - 特許庁

This causes a depletion layer at a PN junction between p^+-type deep layer 9 and an n^-type drift layer 2 to greatly extend toward the n^-type drift layer 2, which makes it difficult for a high voltage generated as a result of the effect of a drain voltage to enter a gate oxide film 6.例文帳に追加

これにより、ｐ^+型ディープ層９とｎ^-型ドリフト層２とのＰＮ接合部での空乏層がｎ^-型ドリフト層２側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜６に入り込み難くなる。 - 特許庁

The solid state image sensor 10 has such a structure as a P type semiconductor layer 1, an N type semiconductor layer 2, a P type semiconductor layer 3, and an N type semiconductor layer 4 are laid sequentially in layers from the surface of a P type semiconductor substrate 5 toward the inside thereof.例文帳に追加

固体撮像素子１０は、Ｐ型半導体基板５の表面からその内部に向かって、Ｐ型半導体層１、Ｎ型半導体層２、Ｐ型半導体層３、Ｎ型半導体層４がこの順に重層された構造となっている。 - 特許庁

In the semiconductor photodetector of the single-carrier traveling type, n+type area is formed in the neighborhood of the interface of a p+ type photoabsorption layer and an n-type carrier traveling layer, thereby suppressing the diffusion of p type impurities to the carrier traveling layer from the photoabsorption layer.例文帳に追加

単一キャリア走行型半導体受光装置において、ｐ^+型光吸収層とｎ^-型キャリア走行層との界面近傍に、ｎ^+型領域を形成し、もって光吸収層からキャリア走行層へのｐ型不純物の拡散を抑制する。 - 特許庁

Subsequently, an n-type impurity layer 65 is formed on the surface insulating film, and a p-type impurity layer 95 is formed on the rear insulating film respectively by printing, the impurity is diffused by heat-processing, and an n++ semiconductor layer and a p++ semiconductor layer are formed.例文帳に追加

次に，表面絶縁膜上にｎ型不純物層６５，裏面絶縁膜上にｐ型不純物層９５を，印刷法にて各々形成し，熱処理により不純物を拡散し，ｎ++半導体層及びｐ++半導体層を形成する。 - 特許庁

First, an n^--GaN layer 11 and a p-GaN layer 12 are stacked on an n-GaN substrate 10, and a surface of the p-GaN layer 12 is exposed to chlorine-based plasma along with a substrate with Ni deposited thereon to form a plasma-damaged layer 13 (fig. 1a).例文帳に追加

まず、ｎ−ＧａＮ基板１０上にｎ^- −ＧａＮ層１１、ｐ−ＧａＮ層１２を積層し、ｐ−ＧａＮ層１２表面をＮｉを堆積した基板とともに塩素系プラズマに曝し、プラズマ損傷層１３を形成する（図１ａ）。 - 特許庁

In the protection film 20, a p-type semiconductor layer 21 and an n-type semiconductor layer 22 are laminated in this order from a side of the magnet element assembly 10, and a pn junction is formed between the p-type semiconductor layer 21 and the n-type semiconductor layer 22.例文帳に追加

保護膜２０はｐ型半導体層２１とｎ型半導体層２２とを磁石素体１０の側からこの順に積層しており、ｐ型半導体層２１とｎ型半導体層２２との間にはｐｎ接合が形成されている。 - 特許庁

In the oxide semiconductor light emitting element, an n-type MgZnO clad layer 103, a non-doped quantum well active layer 105, a p-type MgZnO second clad layer 109, and a p-type ZnO contact layer 110, are successively laminated upon an n-type ZnO single-crystal substrate 101.例文帳に追加

ｎ型ＺｎＯ単結晶基板基板１０１上に、ｎ型ＭｇＺｎＯクラッド層１０３、ノンドープ量子井戸活性層１０５、ｐ型ＭｇＺｎＯ第２クラッド層１０９およびｐ型ＺｎＯコンタクト層１１０を順次積層する。 - 特許庁

Accordingly, the light oozing to the substrate 11 through a second n-type cladding layer 15 and the first n-type cladding layer 14 is absorbed by the codoped layer 13 to be attenuated to a degree that mode coupling with the light for guiding the active layer does not take place.例文帳に追加

よって、第２ｎ型クラッド層１５および第１ｎ型クラッド層１４を透過して基板１１側へしみだす光は共添加層１３により吸収され、活性層を導波する光とのモード結合が生じない程度に減衰する。 - 特許庁

An n-type electron feeding layer 14 made of AlGa and an n-type electron transit layer 15 made of GaN are formed sequentially with an un-doped AlGaN buffer layer 12 and an un-doped AlGaN base layer 13 in between on a sapphire substrate 11.例文帳に追加

サファイアよりなる基板１１の上にundope−ＡｌＧａＮよりそれぞれなるバッファ層１２および下地層１３を介してｎ型ＡｌＧａＮよりなる電子供給層１４およびｎ型ＧａＮよりなる電子走行層１５が順次積層されている。 - 特許庁

An Al composition x in the n-type clad layer 13, an Al composition y in the p-type clad layer 19, and an Al composition z in the n-type reflection retarding layer 12 satisfy a relationship of x<z and y<z.例文帳に追加

ｎ型クラッド層１３におけるＡｌ組成ｘ、ｐ型クラッド層１９におけるＡｌ組成ｙ及びｎ型反射抑制層１２におけるＡｌ組成ｚは、ｘ＜ｚで且つｙ＜ｚの関係を満たす。 - 特許庁

It is advantageous that the first adhesive layer and the second adhesive layer are configured to have a storage modulus of 1×10^5 N/m^2 or more and that the third adhesive layer is configured to have a storage modulus of 3×10^4 N/m^2 or less.例文帳に追加

第一の粘着層と第二の粘着層は貯蔵弾性率を１×１０^５Ｎ／ｍ^２以上とし、第三の粘着層は貯蔵弾性率を３×１０^４Ｎ／ｍ^２以下とするのが有利である。 - 特許庁

In each resistive element, an island voltage V1 applied to the n-type layer from a pad p1 allows a pn junction formed at the connection section between the n-type layer and the p-type diffusion layer to be set to a backward bias state for composing a resistor.例文帳に追加

各抵抗素子は、パッドＰ１からＮ型層に印加される島電圧Ｖ１によって、Ｎ型層とＰ型拡散層との結合部に形成されるＰＮ接合が逆バイアス状態となり、抵抗体を構成する。 - 特許庁

A collector layer 1 of a first conductivity-type (n-type) semiconductor is joined to provide a base layer 2 of a second conductivity-type (p-type), and an emitter region 3 of the first conductivity-type (n-type) is provided in the base layer 2.例文帳に追加

第１導電形（ｎ形）半導体からなるコレクタ層１と接合して第２導電形（ｐ形）のベース層２が設けられ、そのベース層２内に第１導電形（ｎ形）のエミッタ領域３が設けられている。 - 特許庁

Since the plasma-damaged layer 13 is used as the selective growth mask, Si is prevented from being doped during the growth of the n^--GaN layer 17, and the carrier concentration of the n^--GaN layer 17 can be correctly controlled.例文帳に追加

プラズマ損傷層１３を選択成長マスクとして用いるため、ｎ^- −ＧａＮ層１７の成長中にＳｉがドープされることがなく、ｎ^- −ＧａＮ層１７のキャリア濃度の制御を正確に行うことができる。 - 特許庁

The semiconductor device, for example, a MOS transistor has a structure that a p-type diffusing layer 5 as a back gate region and an n-type diffusing layer 8 as a drain region are formed on an n-type epitaxial layer 4.例文帳に追加

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層４には、バックゲート領域としてのＰ型の拡散層５と、ドレイン領域としてのＮ型の拡散層８とが形成されている。 - 特許庁

A semiconductor device comprises, for example, semiconductor layers DF2(n) and DF1(n^+) and a contact layer CNTd for a drain, a semiconductor region DFA and a contact layer for a source, and a gate layer GT arranged between the source and the drain.例文帳に追加

例えば、ドレイン用の半導体層ＤＦ２（ｎ），ＤＦ１（ｎ^＋）およびコンタクト層ＣＮＴｄと、ソース用の半導体領域ＤＦＡおよびコンタクト層と、ソース・ドレイン間に配置されるゲート層ＧＴとを備える。 - 特許庁

An n-type GaN contact layer 2, a MQW active layer 3, and a p-type AlGaN clad layer 4 are sequentially formed on a GaN substrate 1 and an n-electrode 8 is also formed at the rear surface of the GaN substrate 1.例文帳に追加

ＧａＮ基板１上にｎ型ＧａＮコンタクト層２、ＭＱＷ活性層３、ｐ型ＡｌＧａＮクラッド層４が順に形成されており、ＧａＮ基板１の裏面にはｎ電極８が形成される。 - 特許庁

The underlayer 3 consists of a p-type poly-Si, the (p) layer 4 consists of p-type a-Si:H, the (i) layer 5 consists of i-type a-Si:H, the (n) layer 6 consists of n-type a-Si:H, and the electrode 7 consists of Al.例文帳に追加

下地層３は、ｐ型ｐｏｌｙ−Ｓｉからなり、ｐ層４は、ｐ型ａ−Ｓｉ：Ｈからなり、ｉ層５は、ｉ型ａ−Ｓｉ：Ｈからなり、ｎ層６は、ｎ型ａ−Ｓｉ：Ｈからなり、電極７は、Ａｌからなる。 - 特許庁

The semiconductor laminate 13 includes an n-type drift layer 23, a p-type current block layer 25, and an n-type contact layer 17, and those semiconductor layers 23, 25, and 27 are provided in order on a principal surface 29a of a support base 29.例文帳に追加

半導体積層１３は、ｎ型ドリフト層２３、ｐ型電流ブロック層２５及びｎ型コンタクト層１７を含み、これらの半導体層２３、２５、２７は支持基体２９の主面２９ａ上に順に設けられる。 - 特許庁

Then, a first N+-type embedded layer 31 is formed between the substrate 22 and the first epitaxial layer 23, and a second N--type buried layer 33 is formed between the first and second epitaxial layers 23 and 24.例文帳に追加

そして、基板２２と第１のエピタキシャル層２３との間に第１のＮ＋型の埋め込み層３１を形成し、第１および第２のエピタキシャル層２３、２４との間にＮ−型の第２の埋め込み層３３形成している。 - 特許庁

At the surface layer part of the epitaxial layer 3, an N^+ type source region 9 and a body contact region 10 which penetrates the center part of the N^+ type source region 9 along the layer thickness are formed between mutually adjacent trenches 6.例文帳に追加

エピタキシャル層３の表層部には、互いに隣り合うトレンチ６間において、Ｎ^+型のソース領域９、およびソース領域９の中央部を層厚方向に貫通するボディコンタクト領域１０が形成されている。 - 特許庁

A memory cell structure, without the need for a capacitor is formed of a laminated structure, composed of a metal 1/an insulation film 2/n-type silicon 3/an n-type delta doped layer 4/a non-doped buffer layer 5/a p-type delta doped layer 6/p-type silicon 7.例文帳に追加

キャパシタの不要なメモリセル構造を、金属１／絶縁膜２／ｎ型シリコン３／ｎ型デルタドープ層４／ノンドープバッファ層５／ｐ型デルタドープ層６／ｐ型シリコン７からなる積層構造によって形成する。 - 特許庁

The sensor also includes a deep n region (15) beneath the p+ well (12) which establishes within the epi layer a depletion layer so that carriers generated in the epi layer are caused to drift to the n+ well (13) on application of a biasing voltage charge.例文帳に追加

センサはまた、バイアス電圧の印加によりエピ層内に発生する電荷担体がｎ＋ウェル（１３）にドリフトされるように、エピ層内に欠乏層を確立する深いｎ領域（１５）をｐ＋ウェル（１２）の下に含む。 - 特許庁

Since the rising voltage of p-n heterojunction comprising a p-type II-VI clad layer and current block layer is significantly higher than that of the p-n junction via the active layer 13, the leakage current at laser oscillation is less.例文帳に追加

ｐ型II-VIクラッド層と電流阻止層とから構成されるｐｎヘテロ接合の立ち上がり電圧が活性層１３を介したｐｎ接合に比べ非常に大きいため、レーザ発振時の漏れ電流が少ない。 - 特許庁

Before or after implanting p-type impurity ions for forming a source region 4 and a drain region 5 in an n^-type epitaxial layer 2, a silicon oxide film 6 is formed on the n^-type epitaxial layer 2 as a cap layer.例文帳に追加

ｎ^-型エピ層２にソース領域４、ドレイン領域５を形成するためのｐ型不純物のイオン注入を行う前あるいは後、ｎ^-型エピ層２の上にキャップ層としてシリコン酸化膜６を成膜する。 - 特許庁

Sources and drains of the transistors Q are constituted of N+ type diffusion layers 31 which are diffused upward from the buried straps 23 to the P-type silicon layer 13 and an N+ type diffusion layer 32 on an upper surface of the P-type silicon layer 13.例文帳に追加

トランジスタＱのソース、ドレインは、埋め込みストラップ２３からｐ型シリコン層１３への上方拡散によるｎ^+型拡散層３１とｐ型シリコン層１３の上面のｎ^+型拡散層３２により構成する。 - 特許庁

A p+-GaAs base layer 14 is formed, while selecting the area, on an n-GaAs collector layer 13 formed on a semiinsulating GaAs substrate 10 and an n-AlGaAs emitter layer 21 is formed thereon while selecting the area.例文帳に追加

半絶縁性ＧaＡs基板１０上に形成したｎ-ＧaＡsコレクタ層１３上にｐ^+-ＧaＡsベース層１４を領域選択して形成し、更にその上にｎ-ＡlＧaＡsエミッタ層２１を領域選択して形成する。 - 特許庁

The dummy region 32 is provided with an N-type epitaxial layer 2, which continuously extends, from the transistor region 31 and a body layer 4 which is continuously extended from the transistor region 31 on a surface part of the N-type epitaxial layer 2.例文帳に追加

ダミー領域３２は、トランジスタ領域３１から連続して延長されたＮ型エピ層２と、Ｎ型エピ層２の表面部にトランジスタ領域３１から連続して延長されたボディ層４とを備える。 - 特許庁

An n-type GaN layer is provided near a two-dimensional electronic channel which is formed at AlGaN/GaN heterojunction, and a drain electrode is simultaneously brought into contact with the AlGaN layer and the n-type GaN layer of the surface.例文帳に追加

ＡｌＧａＮ／ＧａＮヘテロ接合に形成された二次元電子チャンネルの近くにｎ型ＧａＮ層を設け、さらにドレイン電極を表面のＡｌＧａＮ層及びｎ型ＧａＮ層に同時に接触させる。 - 特許庁

The mesa type semiconductor element 1 comprises an n^+-type semiconductor layer 3, an n^--type semiconductor layer 4, and a p-type semiconductor layer 5, which are formed in a silicon substrate 2, and is formed with a mesa recess 6 on the side face.例文帳に追加

メサ型半導体素子１は、シリコンからなる基板２に形成されたｎ^＋型半導体層３と、ｎ^−型半導体層４と、ｐ型半導体層５とを備えるとともに、側面にはメサ溝６が形成されている。 - 特許庁

A high concentration N type layer 3 is formed on the surface side of a silicon substrate 1 by implanting arsenic (or antimony) ions, and an epitaxial layer 4 is formed on the high concentration N type layer 3 by epitaxial growth.例文帳に追加

シリコン基板１の表面側に、砒素（またはアンチモン）がイオン注入されて高濃度Ｎ型層３が形成され、この高濃度Ｎ型層３上にエピタキシャル層４がエピタキシャル成長して形成されている。 - 特許庁

Since the n-type ion-implanted layer 5 and threshold controlling ion-implanted layer 6 are formed by simultaneously implanting n-type ions, the ion-implanted layer 5 can be formed deeply and the sensitivity of the photodiode can be improved.例文帳に追加

ｎ型イオン注入層５としきい値制御イオン注入層６とを同時にｎ型イオン注入して形成することにより、ｎ型イオン注入層５を深く形成でき、フォトダイオードの感度の向上を図れる。 - 特許庁

The elastic layer of a heating roll 11 and the elastic layer of the fixing belt 13 exist in a nip section N and the elastic layer of the fixing belt 13 exists in a cooling section by a cooling device 14 succeeding to the nip section N.例文帳に追加

ニップ部Ｎには、加熱ロール１１の弾性層と定着ベルト１３の弾性層とが位置し、ニップ部Ｎに後続の冷却装置１４による冷却部には、定着ベルト１３の弾性層が位置する。 - 特許庁

After the active layer is etched for forming a ribbon, the ribbon is embedded in the layer in which the N-type impurities were doped so that all four sideward faces of the ribbon come into contact with the layer in which the N-type impurities were doped.例文帳に追加

リボンを形成するために活性層をエッチングした後、リボンの４つの側方面が全てｎ型不純物がドープされた層と接触するように、リボンは、ｎ型不純物がドープされた層に埋め込まれる。 - 特許庁

At the uppermost position, the lowermost position, and the positions of a plurality of n points in between, (n+2) pieces of thermocouple temperature sensors are fitted at an interval larger than the thickness of a boundary layer between a hot-water layer and a cold-water layer.例文帳に追加

貯湯槽内の最上部位置と、最下部位置と、その中間の複数ｎ点の位置に温水層と冷水層との境界層の厚さ以上の間隔で（ｎ＋２）個の熱伝対温度センサを取り付ける。 - 特許庁

The semiconductor laser 1 has a laminate structure in which an n-type AlGaAs cladding layer 32, an MQW active layer 33, a p-type InGaAlP lower cladding layer 34, a p-type InGaP etching stop layer 35 and a p-type InGaAlP upper cladding layer 36 are formed on an n-type GaAs substrate 2.例文帳に追加

半導体レーザ１は、ｎ型ＧａＡｓ基板２上に、ｎ型ＡｌＧａＡｓクラッド層３２、ＭＱＷ活性層３３、ｐ型ＩｎＧａＡｌＰ下クラッド層３４、ｐ型ＩｎＧａＰエッチングストップ層３５およびｐ型ＩｎＧａＡｌＰ上クラッド層３６の積層構造を有している。 - 特許庁