「N layer」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

In a power MOSFET, having a p+-type embedded layer 9 in an n--type drift layer 1, a p+-type carrier injection layer 10 connected to a second gate electrode 11 is formed at the side of a p-type base layer 4 to inject holes into the n--type drift layer 1 from the p+-type carrier injection layer 10 at turning on.例文帳に追加

ｎ−型ドリフト層１中にｐ＋型埋込み層９を有するパワーＭＯＳＦＥＴにおいて、ｐ型ベース層４の側方に第２のゲート電極１１に接続されたｐ＋型キャリア注入層１０を設け、ターンオン動作時にｐ＋型キャリア注入層１０からホール（正孔）をｎ−型ドリフト層１中に注入する。 - 特許庁

Only silicon tetrachloride is used for an etching gas when a cathode is formed on a n-type semiconductor layer by removing a part of a light emitting layer and a p-type semiconductor layer in reactive-ion etching process after the n-type semiconductor layer, light emitting layer and p-type semiconductor layer are sequentially laminated on a substrate.例文帳に追加

基板上にｎ型半導体層、発光層及びｐ型半導体層をこの順序で積層した後、発光層およびｐ型半導体層の一部を反応性イオンエッチング法により除去してｎ型半導体層上に負極を形成する際に、エッチングガスに四塩化珪素のみを用いる。 - 特許庁

This nitride-based light emitting element comprises: an n-clad layer disposed on a single crystal wafer; a porous layer formed by subjecting the n-clad layer from the upper surface to a predetermined depth to surface treatment in a mixed gas atmosphere of HCl and NH_3; and an activated layer and p-clad layer disposed on the porous layer in this order.例文帳に追加

単結晶ウェハ上に形成されたｎ−クラッド層と、ｎ−クラッド層の上面から所定深さまでＨＣｌとＮＨ_３との混合ガス雰囲気で表面処理して形成された多孔性層と、多孔性層上に順次に形成された活性層及びｐ−クラッド層と、を備える窒化物系発光素子である。 - 特許庁

The electrode structure comprises an n-type GaN substrate 1, and an n-side ohmic electrode 10 including an Al layer 10a formed on the rear surface of the n-type GaN substrate 1, a Pt layer 10b formed to touch the surface of the Al layer 10a, and an Au layer 10c formed on the surface of the Pt layer 10b.例文帳に追加

この電極構造は、ｎ型ＧａＮ基板１と、ｎ型ＧａＮ基板１の裏面上に形成されたＡｌ層１０ａ、Ａｌ層１０ａの表面に接触するように形成されたＰｔ層１０ｂおよびＰｔ層１０ｂの表面上に形成されたＡｕ層１０ｃを含むｎ側オーミック電極１０とを備えている。 - 特許庁

A silicon oxide film 19 is formed on the upper surface of an N type diffusion layer 12 (outside of the V shaped diffusion layer 12) between a P type diffusion layer 13 and an N type drain diffusion layer 17 on the N type diffusion layer 12, and the outer periphery of the silicon oxide film has tilted angles not smaller than 3 degrees and not larger than 30 degrees.例文帳に追加

Ｎ型拡散層１２の表面におけるＰ型拡散層１３とＮ型ドレイン拡散層１７との間に形成されるシリコン酸化膜１９を、Ｎ型拡散層１２の表面に対して上側(Ｖ型拡散層１２の外側)に形成し、然も外周部における傾斜面の傾斜角を３°よりも大きく且つ３０°よりも小さく形成している。 - 特許庁

An n-type elevated semiconductor layer 7 formed like a stripe along the travelling direction of current is laminated on an n-type offset drain layer 6, a trench 21a is formed to an insulating layer 21 on the n-type elevated semiconductor layer 7 formed like a stripe, and an embedding electrode 22 is embedded to the trench 21a via the insulating layer 21.例文帳に追加

電流の進行方向に沿ってストライプ状に形成されたｎ型エレベーテッド半導体層７をｎ型オフセットドレイン層６上に積層し、ストライプ状に形成されたｎ型エレベーテッド半導体層７上の絶縁層２１にトレンチ２１ａを形成し、絶縁層２１を介してトレンチ２１ａに埋め込み電極２２を埋め込む。 - 特許庁

An HBT(heterojunction bipolar transistor) 20 is equipped with a heterojunction of semiconductor stack structure consisting of an n+-GaAs sub collector layer 2, an n-GaAs collector layer 3, a tilting type GaAs1-XNX base layer 4, and an n-InGaP emitter layer 5, epitaxially grown in order by epitaxial growth layer on an semiinsulating GaAs substrate 1 whose main face is (i00) face.例文帳に追加

ＨＢＴ２０は、（１００）面を主面とする半絶縁性Ｇa Ａs 基板１上に、エピタキシャル成長法により、順次、エピタキシャル成長させた、ｎ^+−ＧａＡｓサブコレクタ層２、ｎ^- −ＧａＡｓコレクタ層３、傾斜型ＧａＡｓ_1-___X Ｎ_X ベース層４、及びｎ−ＩｎＧａＰエミッタ層５からなるヘテロ接合の半導体積層構造を備えている。 - 特許庁

Thermal treatment is performed thereon diffusing an n-side cap layer 8A inside the gate electrode metal film M beneath the n-side cap layer 8A and allowing the former to react with the latter, thereby forming an n-side gate electrode metal film MA inside the nFET region Rn.例文帳に追加

その上で、熱処理を行って、ｎ側キャップ層８Ａを、その直下のゲート電極用金属膜Ｍ内に拡散・反応させて、ｎＦＥＴ領域Ｒｎ内にｎ側ゲート電極用金属膜ＭＡを形成する。 - 特許庁

The first photonic crystal is formed in a cycle of λ/n or more and 10λ/n or less, wherein n denotes an index of refraction of the first conductivity type semiconductor layer and λ denotes a wavelength of light emitted from the active layer.例文帳に追加

前記第１フォトニック結晶は、ｎを前記第１導電型半導体層の屈折率とし、λを前記活性層から放出される光の波長としたときに、λ／ｎ以上及び１０λ／ｎ以下の周期に形成される。 - 特許庁

When an N-type conductive layer 2 is grown on a semiconductor substrate 1 through an MOVPE method, a mixture of Si2H6 and H2Se as N-type dopant is fed to enable Si and Se to reside in the N-type conductive layer.例文帳に追加

半導体基板１上に、ＭＯＶＰＥ法によってｎ型導電性層２を成長させる場合に、ｎ型ドーパントとしてＳｉ_2Ｈ_6およびＨ_2Ｓｅを供給してｎ型導電性層中にＳｉおよびＳｅを存在させる。 - 特許庁

Furthermore, when (n-1) layers and (n+2) layers are used in a multilayer wiring of three layers or more, the power supply wiring is disposed in the signal line of the (n+1) layer, to shield vertically.例文帳に追加

また、３層以上の多層配線においてｎ−１層、ｎ＋２層を用いる場合は、ｎ、ｎ＋１層の信号線上に電源配線を配置し、上下にもシールドを施すようにする。 - 特許庁

In the varactor element 13, the surface of the p-type substrate 1 is formed with an N well 2, and a gate insulating film 6 is formed on the N well 2, and an n-type polysilicon layer 4 is formed on the gate insulating film 6.例文帳に追加

バラクタ素子１３においては、Ｐ型基板１の表面にＮウエル２を形成し、その上にゲート絶縁膜６を設け、その上にＮ型ポリシリコン層４を設ける。 - 特許庁

An n-type semiconductor distributed Bragg reflection mirror 3 is formed on an n-type GaAs substrate 2, and an n-type Ga_xIn_1-xP_yAs_1-y layer 11 having a thickness of λ/4 is laminated thereon.例文帳に追加

ｎ−ＧａＡｓ基板２上に、ｎ−半導体分布ブラッグ反射鏡３を形成し、その上にλ／４の厚さのｎ−Ｇａ_ｘＩｎ_１−ｘＰ_ｙＡｓ_１−ｙ層１１を積層した。 - 特許庁

On an n-GaAs substrate 2, an n-semiconductor distribution Bragg reflector 3 is formed and on it, an n-Ga_xIn_1-xP_yAs_1-y layer 11 with a thickness λ/4 is laminated.例文帳に追加

ｎ−ＧａＡｓ基板２上に、ｎ−半導体分布ブラッグ反射鏡３を形成し、その上にλ／４の厚さのｎ−Ｇａ_ｘＩｎ_１−ｘＰ_ｙＡｓ_１−ｙ層１１を積層した。 - 特許庁

An n^+-embedding layer 31 is formed in a p^--substrate 200 so as to contact the bottom surface of the n-type impurity region 121 while covering at least the lower part of the n^+-type source region 133.例文帳に追加

ｎ^+埋め込み層３１は、少なくともｎ^+型ソース領域１３３の下方を覆いつつ、ｎ型不純物領域１２１の底面に接してｐ^-基板２００内に形成されている。 - 特許庁

A p^+ type semiconductor region 20 is formed in a part of the n^-type semiconductor layer 14 apart from the n^+ type semiconductor region 18, so as to surround the n^+ type semiconductor region 18.例文帳に追加

ｎ^＋型半導体領域１８から離間してｎ^＋型半導体領域１８を取り囲むようにｎ^−型半導体層１４の一部にｐ^＋型半導体領域２０を形成する。 - 特許庁

Dot-like grooves 108 are formed in a region with no n-electrode 107 on the n-electrode 107 side surface of an n-type layer 106 in a light-emitting element 100.例文帳に追加

発光素子１００は、ｎ型層１０６のｎ電極１０７側表面であって、ｎ電極１０７が形成されていない領域に、ドット状の溝１０８が複数形成されている。 - 特許庁

An n-well 103 is formed, as an individual electrode, beneath the LOCOS and an n+ layer 104 is formed at a part on the surface of the n-well in order to decrease the resistance.例文帳に追加

ＬＯＣＯＳの下層には個別電極としてｎウェル１０３が形成されており、ｎウェルの表面の一部分には抵抗を低減するため、ｎ＋層１０４が形成されている。 - 特許庁

An n-semiconductor distribution Bragg reflection mirror 3 is formed on an n-GaAs substrate 2, and an n-Ga_xIn_1-xP_yAs_1-y layer 11 with thickness of λ/4 is deposited on it.例文帳に追加

ｎ−ＧａＡｓ基板２上に、ｎ−半導体分布ブラッグ反射鏡３を形成し、その上にλ／４の厚さのｎ−Ｇａ_ｘＩｎ_１−ｘＰ_ｙＡｓ_１−ｙ層１１を積層した。 - 特許庁

An N-type polycrystal silicon film 12 having T-shape is disposed on the N-type epitaxial layer 11 and N-type polycrystal silicon film 8 so as to cover the emitter aperture 19.例文帳に追加

Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上には、エミッタ開口部１９を覆うようにＴ型形状を有するＮ型多結晶シリコン膜１２が設けられる。 - 特許庁

An on resistance reducing n-type well 134 is formed in the vicinity of surface of the n^--type epitaxial layer 110 while n^+-type drain region 118 is formed in the vicinity of the surface.例文帳に追加

Ｎ^−型エピタキシャル層１１０の表面近傍には、オン抵抗低減用Ｎ型ウェル１３４が形成され、その表面近傍にはＮ^＋型ドレイン領域１１８が形成されている。 - 特許庁

A buffer layer 2 including phosphorous, which functions as n-type impurity on silicon, is formed on an n-type conductive silicon semiconductor substrate where n-type impurity is doped.例文帳に追加

ｎ形不純物がドープされた導電性を有するｎ形シリコン半導体基板１の上にシリコンに対してｎ形不純物として機能するリンを含むバッファ層２を設ける。 - 特許庁

Structure in which the N type layers 2 and the P type layers 3 are repeatedly arranged by further making a region sandwiched between the P type layers 3 in the N-type substrate 10 be the N type layer 2.例文帳に追加

また、Ｎ型基板１０のうち各Ｐ型層３に挟まれた領域をＮ型層２とすることで、当該Ｎ型層２とＰ型層３とが繰り返し配置された構造を形成する。 - 特許庁

The manufacturing method for the semiconductor device includes an adjusting layer forming step wherein the adjusting layer is formed inside the semiconductor layer while facing the layer at the lower part of the layer of the same conductive type as the body region out of at least the p+ layer and the n+ layer on the drain side.例文帳に追加

少なくともドレイン側ｐ＋層及びｎ＋層のうちの、ボディ領域の導電型と同一型の層の下方において当該層と対向して半導体層の内部に調整層を形成する調整層形成ステップを含む半導体装置製造方法。 - 特許庁

The conductivity modulation density N is so determined that the cross current Ic is smaller than the operating current Iop/m (m: the number of IGBTs connected in parallel), and n+ buffer layer density nb and n+ buffer layer thickness db are so determined as to obtain the conductivity modulation density N.例文帳に追加

クロス電流Ｉｃが動作電流Ｉｏｐ／ｍ（ｍは並列接続するＩＧＢＴの個数）よりも小さくなるように導電率変調濃度Ｎを決定し、そのような導電率変調濃度Ｎとなるようにｎ＋バッファ層濃度ｎｂ及びｎ＋バッファ層厚ｄｂを決定する。 - 特許庁

The steel cord includes an n+m+1 layer-twisted structure comprising a core 1 composed of n (n=1-4) filaments 11, one layer of sheath 2 formed around the core 1 and composed of m [m=n+(2-6)] filaments 12, and a coiling wire 3 coiled around the outer periphery of the sheath 2.例文帳に追加

ｎ本（ｎ＝１〜４）のフィラメント１１からなるコア１と、コア１の周りに形成され、ｍ本（ｍ＝ｎ＋（２〜６））のフィラメント１２からなる１層のシース２と、シース２の外周面に巻き付けられた巻き付けワイヤ３と、からなるｎ＋ｍ＋１の層撚り構造を有するスチールコードである。 - 特許庁

A MOS transistor 102 formed in the n^- semiconductor layer 2 of the nMOS region 202 includes an n^+ impurity region 12 provided within the upper surface of the n^- semiconductor layer 2 in the nMOS region 202 and a drain electrode 24 electrically connected to the n^+ impurity region 12.例文帳に追加

ｎＭＯＳ領２０２のｎ^-半導体層２に形成されたＭＯＳトランジスタ１０２は、ｎＭＯＳ領域２０２内のｎ^-半導体層２の上面内に設けられたｎ^+不純物領域１２と、ｎ^+不純物領域１２に電気的に接続されたドレイン電極２４とを有している。 - 特許庁

The light emitting diode includes an n-type semiconductor layer formed on the front surface of a rectangular sapphire substrate in such a manner that the n-type semiconductor layer has a plurality of rectangular first regions and a second region formed and crossed between the first regions to divide the first regions.例文帳に追加

上記発光ダイオードにおいて、長方形サファイア基板の表面にn型半導体層が形成され、上記n型半導体層は複数の長方形の第1領域と該第1領域を分割すべく上記第1領域間に交差形成された第2領域とを有する。 - 特許庁

The steel cord 10 has a layer-twisted structure of n+m+1 including a core 1 comprising n filaments 11 (n=1-4); one layer of a sheath 2 formed around the core 1, and comprising m filaments 12 {m=n+(2 to 6)}; and a winding wire 3 wound around the outer peripheral surface of the sheath 2.例文帳に追加

ｎ本（ｎ＝１〜４）のフィラメント１１からなるコア１と、コア１の周りに形成され、ｍ本（ｍ＝ｎ＋（２〜６））のフィラメント１２からなる１層のシース２と、シース２の外周面に巻き付けられた巻き付けワイヤ３と、からなるｎ＋ｍ＋１の層撚り構造を有するスチールコード１０である。 - 特許庁

The semiconductor element has an N+ layer 16 formed in a region below a Metal layer 26 which does not transmit light, i.e. a region on which irradiated light from a direction above an N-WELL layer 14 is not incident, and not formed in a region on which the light from above the N-WELL layer 14 is incident.例文帳に追加

光を透過しないＭｅｔａｌ層２６の下部領域、すなわち、Ｎ−ＷＥＬＬ層１４上部方向から照射された光が入射されない領域にＮ＋層１６が形成されており、Ｎ−ＷＥＬＬ層１４上部の光が入射される領域にはＮ＋層１６は形成されていない。 - 特許庁

This semiconductor device for protection against static electricity contains a P type well 11 containing a P type impurity diffusion layer 90, and an N type impurity diffusion layer 20, and an N type well 13 which is formed in the P type well 11, and contains a P type impurity diffusion layer 30 and an N type impurity diffusion layer 40.例文帳に追加

本発明の静電気保護用半導体装置は、Ｐ型不純物拡散層９０およびＮ型不純物拡散層２０を含むＰ型ウエル１１と、Ｐ型ウエル１１に形成され、Ｐ型不純物拡散層３０およびＮ型不純物拡散層４０を含むＮ型ウエル１３とを含む。 - 特許庁

In a P channel MOS transistor having a P+ type source diffusion layer 22 and an N well region 12 both having an identical potential, for example, the source diffusion layer 22 and an N+ type substrate diffusion layer 23 of a diffusion region different in type from the layer 22 are formed on a surface of the N well region 12 at a location corresponding to the source region.例文帳に追加

たとえば、Ｐ^+ 型ソース拡散層２２とＮウェル領域１２とが同電位になるＰチャネルＭＯＳトランジスタにおいては、Ｎウェル領域１２の表面部のソース領域に対応する部位に、ソース拡散層２２と、ソース拡散層２２とは異種拡散領域となるＮ^+ 型基板拡散層２３とを形成する。 - 特許庁

The surface light emitting element has a semiconductor layer comprising an n-type nitride semiconductor layer, an emission layer and a p-type nitride semiconductor layer wherein the semiconductor layer has a cavity extending from the emission layer to the n-type nitride semiconductor layer and the outer wall of the cavity is tapered reversely.例文帳に追加

少なくともｎ型窒化物半導体層、発光層およびｐ型窒化物半導体層からなる半導体層を有する面発光型発光素子であって、前記半導体層は少なくとも前記発光層から前記ｎ型窒化物半導体層にかけて貫通された空洞部を有し、且つ前記空洞部の外壁は逆テーパー形状とする。 - 特許庁

The semiconductor light emitting device is composed by sequentially laminating an n-type AlGaN cladding layer 5, an n-type GaN light wave guide layer 6, an active layer 7 made of InGaN, an undoped GaN light wave guide layer 17, a p-type AlGaN cap layer 9, a p-type AlGaN/GaN superlattice cladding layer 18, and a p-type GaN contact layer 12.例文帳に追加

ｎ型ＡｌＧａＮクラッド層５と、ｎ型ＧａＮ光導波層６と、ＩｎＧａＮからなる活性層７と、アンドープＧａＮ光導波層１７と、ｐ型ＡｌＧａＮキャップ層９と、ｐ型ＡｌＧａＮ／ＧａＮ超格子クラッド層１８と、ｐ型ＧａＮコンタクト層１２とを順次積層して半導体発光素子を構成する。 - 特許庁

This nitride semiconductor light emitting device comprises: an n-type clad layer 120; an active layer 130 formed on the n-type clad layer; an electron blocking layer 140 which is formed on the active layer and consists of a p-type nitride semiconductor containing Group III transition elements; and a p-type clad layer 150 formed on the electron blocking layer.例文帳に追加

窒化物系半導体発光素子は、ｎ型クラッド層１２０と、前記ｎ型クラッド層上に形成された活性層１３０と、前記活性層上に形成され、第３族転移元素を含むｐ型窒化物半導体からなる電子遮断層１４０と、前記電子遮断層上に形成されたｐ型クラッド層１５０とを含む。 - 特許庁

In detail, the N type thermoelectric thin film layer 3, the insulating thin film layer 5, the P type thermoelectric thin film layer 7 and the electrode thin film layer 9 are conductive thin films manufactured by a vapor deposition process, and the N type thermoelectric thin film layer 3 is electrically connected to the P type thermoelectric thin film layer 7 by the electrode thin film layer 9 at a side end thereof.例文帳に追加

詳しくは、Ｎ型熱電薄膜層３、絶縁薄膜層５、Ｐ型熱電薄膜層７、電極薄膜層９は、気相成長プロセスによって作製された導電薄膜であり、Ｎ型熱電薄膜層３とＰ型熱電薄膜層７とは、その側端部にて電極薄膜層９により電気的に接続されている。 - 特許庁

In an optical modulator waveguide used for the optical modulator of one embodiment, a part of a second n-type semiconductor clad layer touching a semi-insulating clad layer serving as a semiconductor clad layer (barrier layer), or a part of the second n-type semiconductor layer and the semi-insulating clad layer (semiconductor clad layer) is formed as a p-type semiconductor area having p-type conductivity.例文帳に追加

一実施形態による、光変調器に用いられる光変調導波路は、半導体クラッド層（バリア層）としての半絶縁型クラッド層に接する第２のｎ型半導体クラッド層の一部、または第２のｎ型半導体クラッド層と半絶縁型クラッド層（半導体クラッド層）の一部を、ｐ型の導電性を持つｐ型半導体領域とする。 - 特許庁

An n++ buffer layer 20 of which at least a part is located on the part opposed to the circumferential face P1oof the second main face, and has an impurity concentration higher than that of the n+ layer 15.例文帳に追加

ｎ＋＋バッファ層２０は、第２主面の外周面Ｐ１ｏに対向する部分の上に少なくとも一部が位置し、ｎ＋層１５よりも高い不純物濃度を有している。 - 特許庁

A dispersion mask composed of SiNx film is formed on the n-type GaAs layer 5, and Zn is dispersed on the n-type GaAs layer 5 through the opening of the mask so as to form a p+-type gate region 6.例文帳に追加

ｎ型ＧａＡｓ層５にＳｉＮ_x 膜からなる拡散マスクを形成し、その開口部を通じてＺｎをｎ型ＧａＡｓ層５に拡散させてｐ^+ 型ゲート領域６を形成する。 - 特許庁

Thus, in a reverse directed bias, the potential barrier can be made high in the n- type epitaxial layer 2, and in a forward directed bias, the potential barrier can be lowered in the n- type layer 3.例文帳に追加

これにより、逆方向バイアスにおいてはｎ^- 型エピ層２にて電位障壁の高くでき、順方向バイアスにおいてはｎ^- 型層３にて電位障壁を低くすることができる。 - 特許庁

This n layer 11a of the element 42b is formed on the position to be a channel region on an ordinary transistor to be junctioned with an n layer 12a normally as a conductive region.例文帳に追加

この素子４２ｂのｎ層１１ａは、通常のトランジスタであればチャネル領域となるべき部位に形成されており、Ｎ層１２ａと接合されて常時導電領域とされている。 - 特許庁

Since the stretched extent of a depletion layer formed in the P-N junction of the element VAR is secured to the whole body of the N^+ type layer 56, the fall of the capacitance changing range is suppressed.例文帳に追加

可変容量素子ＶＡＲのＰＮ接合部に形成される空乏層の伸びる範囲がＮ^+ 層５６全体まで確保されるので、容量変化範囲の低下が抑制される。 - 特許庁

This steel sheet has 30 N/mm2 or more repture strength at 20°C of the back face coated layer, 1,800 N/mm2 or more modulus of elasticity at 20°C and 0.3 or less coefficient of dynamic friction with the topcoat layer.例文帳に追加

裏面塗膜層の２０℃での破断強度が３０Ｎ／ｍｍ^2以上、２０℃での弾性率が１８００Ｎ／ｍｍ^2以上、上塗り塗膜層との動摩擦係数が０．３以下にした。 - 特許庁

An n-type diffusion layer forming composition 11 is applied to a silicon substrate 10 and is subjected to heat diffusion treatment, whereby a solar cell element including an n-type diffusion layer 12 is produced.例文帳に追加

シリコン基板１０にこのｎ型拡散層形成組成物１１を塗布し熱拡散処理を施すことで、ｎ型拡散層１２を有する太陽電池素子が製造される。 - 特許庁

The electrode interconnection part 17 is separated from the n-type contact layer 12 in a thickness direction Z of the light emitting element and is so formed as to overlap the n-type contact layer 12 in a planar view.例文帳に追加

電極配線部１７は、ｎ型コンタクト層１２から発光素子の厚み方向Ｚに離間し且つｎ型コンタクト層１２と平面的に重なる状態で形成されている。 - 特許庁