「P- type」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

In this inductor element, an inductor 3 is formed on a P-type silicon substrate 1 through an insulation film 2.例文帳に追加

インダクタ素子では、絶縁膜２を介してＰ型シリコン基板１の上にインダクタ３が形成されている。 - 特許庁

An electrode 6 comprising aluminum, titanium or vanadium is bonded to the coagulated P^+ type diffusion layer 4.例文帳に追加

そして、凝固したＰ^＋型拡散層４にアルミニウム、チタン又はバナジウムからなる電極６を接合する。 - 特許庁

Mg is connected with a hydrogen atom in the p-type InGaAlN layer 2 in a state of as-grown.例文帳に追加

as-grownの状態では、ｐ型ＩｎＧａＡｌＮ層２中においてＭｇが水素原子と結合している。 - 特許庁

The semiconductor device 2 is further provided with a body electrode 20 brought into contact with the p-type gallium nitride region 16.例文帳に追加

半導体装置２はさらに、ｐ型窒化ガリウム領域１６に接するボディ電極２０を備えている。 - 特許庁

An I layer 46 is formed on the pixel electrodes 44 and a P-type layer 48 is further formed on it.例文帳に追加

画素電極４４上にはＩ層４６が成膜され、更にその上にＰ型層４８が形成される。 - 特許庁

To improve translucency and ohmic contact characteristics of an electrode in contact with a p-type nitride semiconductor.例文帳に追加

ｐ型の窒化物半導体に接触される電極の透光性とオーミックコンタクト特性を向上させる。 - 特許庁

The material of the electrode 20 is an ohmic metal to a p-type group III-V compound semiconductors.例文帳に追加

裏面電極２０の材料は、ｐ型のIII−V族化合物半導体に対するオーミック金属である。 - 特許庁

Resistance is lowered by hydrogen removal of the p-type InGaAlN layer 2 with irradiation of weak laser.例文帳に追加

弱いレーザの照射により、ｐ型ＩｎＧａＡｌＮ層２の水素離脱による低抵抗化を行なう。 - 特許庁

A PMOS transistor 5 and an NMOS transistor 8 are formed on a p-type single-crystal silicon substrate 1.例文帳に追加

Ｐ型単結晶シリコン基板１に、ＰＭＯＳトランジスタ５及びＮＭＯＳトランジスタ８が形成されている。 - 特許庁

A polysilicon layer (amorphous silicon layer) 17 is formed all over on a p-type silicon substrate 11 in a CVD method.例文帳に追加

ＣＶＤ法により、ポリシリコン層（アモルファスシリコン層）１７を、ｐ型シリコン基板１１全面に形成する。 - 特許庁

METHOD FOR FORMING SILICON NITRIDE FILM, METHOD FOR FORMING GATE INSULATION FILM AND METHOD FOR FORMING p-TYPE SEMICONDUCTOR ELEMENT例文帳に追加

窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法 - 特許庁

A ZnO transparent electrode 21 is formed adjacent to the electrode 22 on the p-type GaN layer.例文帳に追加

ｐ型ＧａＮ層上でｐ型電極２２に隣接してＺｎＯ透明電極２１を形成する。 - 特許庁

By using the resist pattern 21 as a mask, P-type impurity (e.g., boron (B)) ions are implanted.例文帳に追加

その後、そのレジストパターン２１をマスクとして用いて、ｐ型不純物（例えば、ボロン（Ｂ））のイオン注入を行う。 - 特許庁

The lower layer portion 3a of a p-type base region 3 is formed not by ion implantation but by epitaxial growth.例文帳に追加

ｐ型ベース領域３の下層部３ａをイオン注入ではなくエピタキシャル成長により形成する。 - 特許庁

The P-type well 4a is formed from a principal surface of a semiconductor substrate 1 to a predetermined depth.例文帳に追加

Ｐ型ウェル４ａは、半導体基板１の主表面から所定の深さにわたり形成されている。 - 特許庁

A gate electrode 5 including a p-type polysilicon layer doped with boron is then formed on the nitride layer 4.例文帳に追加

窒化層４上に、ホウ素がドープされたｐ型多結晶シリコン層を含むゲート電極５を形成する。 - 特許庁

P-type impurities 210 are ion implanted with a large inclination angle of 25° for forming pocket areas 211.例文帳に追加

ｐ型不純物２１０を大きな傾斜角度２５°でイオン注入し、ポケット領域２１１を形成する。 - 特許庁

On the surface of the p-type contact layer 24, an anode electrode 3 as a transparent electrode is formed.例文帳に追加

ｐ型コンタクト層２４層の表面には、透明電極としてのアノード電極３が形成されている。 - 特許庁

By this simple technique, iodine-doped p-type semiconductor-like carbon can be manufactured.例文帳に追加

これによって、簡易な手法により、ヨウ素をドーピングしたＰ型半導体性カーボンを製造することができる。 - 特許庁

The extension layer 4 includes a suppression element for suppressing diffusion of p-type impurities of the extension layer 4.例文帳に追加

エクステンション層４は、エクステンション層４のｐ型の不純物の拡散を抑制する抑制元素を含む。 - 特許庁

P-TYPE II-VI COMPOUND SEMICONDUCTOR CRYSTAL, ITS GROWING METHOD, AND SEMICONDUCTOR DEVICE USING THE SAME例文帳に追加

ｐ型ＩＩ—ＶＩ族化合物半導体結晶、その成長方法及びそれを用いた半導体装置 - 特許庁

A p-type organic semiconductor film (6) is provided on one major surface (12) of the semiconductor substrate (1).例文帳に追加

半導体基板（１）の一方の主面（１２）上にｐ型有機半導体膜（６）が設けられている。 - 特許庁

p-TYPE III NITRIDE SEMICONDUCTOR, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND ITS MANUFACTURING METHOD例文帳に追加

ｐ型ＩＩＩ族窒化物半導体およびその作製方法および半導体装置およびその作製方法 - 特許庁

Since the height of the potential barrier present between the small-band-gap region 18 and the p-type body region 14 is low for the majority carriers of the p-type body region 14, the residual majority carriers in the p-type body region 14 can be injected efficiently into the source electrode 26 via the small- band gap region 18.例文帳に追加

ｐ型ボディ領域１４の多数キャリアに対するｐ型ボディ領域１４と小バンドギャップ領域１８との間のポテンシャルバリアが低いので、ｐ型ボディ領域１４に残存する多数キャリアをｐ型ボディ領域１４内の小バンドギャップ領域１８を介して効率良くソース電極２６へ注入することができる。 - 特許庁

In a method for manufacturing the semiconductor element, which comprises at least one group III nitride-based compound semiconductor layer where the p-type dopant is doped, the group III nitride-based compound semiconductor layer, where the p-type dopant is doped, is annealed at a temperature of 600°C or higher and then quenched, and thus the p-type dopant is activated.例文帳に追加

少なくとも１層のｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を有する半導体素子の製造方法において、前記ｐ型ドーパントをドープしたＩＩＩ族窒化物半導体層を６００℃以上の温度でアニールした後、急冷して、前記ｐ型ドーパントを活性化させる。 - 特許庁

A cell array 41 in which NAND cells are arranged in an array shape is formed to a p-type cell well 3.例文帳に追加

ＮＡＮＤセルがアレイ状に配置されたセルアレイ４１は、ｐ型のセルウェル３に形成されている。 - 特許庁

Carrier concentration of the p-type GaAs contact layer 17 is specified to be 1.0×10^19 cm^-3.例文帳に追加

このｐ型ＧａＡｓコンタクト層１７のキャリア濃度は１．０×１０^19ｃｍ^-3に設定されている。 - 特許庁

A p-type impurity diffusion layer 10 is formed on the periphery of a sidewall of the element separation area 16.例文帳に追加

また、素子分離領域１６の側壁周囲には、Ｐ型不純物拡散層１０が設けられている。 - 特許庁

The method for forming a low resistance p-type compound semiconductor material on a substrate comprises a step (a) for forming a III-V compound semiconductor material doped with p-type impurities on a substrate, and a step (b) for subjecting the III-V compound semiconductor material doped with p-type impurities to microwave processing.例文帳に追加

基板上に低抵抗ｐ型化合物半導体材料を形成する方法であって、（ａ）基板上にｐ型不純物ドープIII-V族化合物半導体材料を形成する段階と、（ｂ）ｐ型不純物ドープIII-V族化合物半導体材料上に対してマイクロ波処理を施す段階と、を備えたことをを特徴とする。 - 特許庁

Gates of the P-type MOS transistor 17 and the N-type MOS transistor 18 are connected to an output signal line 20 of the inverter circuit 1.例文帳に追加

Ｐ型ＭＯＳトランジスタ１７およびＮ型ＭＯＳトランジスタ１８のゲートは、インバータ回路１の出力信号線２０に接続されている。 - 特許庁

The n-type silicon region 3 is branched into a plurality of columnar insular regions by the p-type silicon region 5 to form a current passage.例文帳に追加

ｐ型シリコン領域５により、ｎ型シリコン領域３が複数の円柱形状の島状領域に分岐され、電流通路を形成する。 - 特許庁

A semiconductor light emitting device includes an active region, an n-type region, and a p-type region comprising a portion that extends into the active region.例文帳に追加

半導体発光装置は、活性領域、ｎ型領域、および活性領域の中へと伸びる部分を含んだｐ型領域を含んでいる。 - 特許庁

A porous region is disposed between the light-emitting layer and a contact, electrically connected to one of either the n-type region or the p-type region.例文帳に追加

多孔質領域は、発光層とｎ型領域及びｐ型領域のうちの１つに電気的に接続したコンタクトとの間に配置される。 - 特許庁

The P-type electrode Lp is bonded to the conductive land via four bumps 55a, whereas the N-type electrode Ln is bonded to the conductive land via one bump 55b.例文帳に追加

Ｐ型電極Ｌｐは４個のバンプ５５ａを介して、Ｎ型電極Ｌｎは１個のバンプ５５ｂを介して導電ランドに接合されている。 - 特許庁

The n-type rod element 11 and p-type rod element 12 are connected in series alternately on the respective wiring surfaces, by using a conductor 20 for wiring.例文帳に追加

ｎ型棒状素子１１とｐ型棒状素子１２とを各配線面において、配線用導電体２０を用いて交互に直列化する。 - 特許庁

The first output terminal of the n-type comparator and that of the p-type comparator are respectively connected to the input terminal of a first inverter and that of a second inverter.例文帳に追加

第１インバータと第２インバータの入力端子がそれぞれＮ型コンパレータとＰ型コンパレータの第１出力端子に接続する。 - 特許庁

The DZ 220 is constituted by the junction between an N-type impurity diffused layer 54 continuous to the drain region and a p-type impurity diffused layer.例文帳に追加

ＤＺ２２０はドレイン領域に連続するＮ型不純物拡散層５４とＰ型不純物拡散層５６との接合により構成される。 - 特許庁

An N-type lateral current blocking region 18 is formed between the outer peripheral side and the inner peripheral side of the P-type active guard region 16.例文帳に追加

また、ｐ型アクティブガード領域１６の外周側と内周側との間には、ｎ型横電流抑止領域１８が形成されている。 - 特許庁

On the semiconductor substrate 12, an STI(Shallow Trench Isolation) 50 is formed in a region in contact with an n-type well of the p-type channel MOSFET 20.例文帳に追加

半導体基板１２のうちのｐ型チャネルＭＯＳＦＥＴ２０のｎ型ウェルに接する領域には、ＳＴＩ５０が形成されている。 - 特許庁

An N-channel MOSFET has a p-type well layer (base layer) 2 and an n-type drift layer 3, which are formed on the surface of a semiconductor layer 1.例文帳に追加

ｎチャネルＭＯＳＦＥＴは、半導体層１の表面に形成されたｐ型ウエル層（ベース層）２とｎ型ドリフト層３とを有する。 - 特許庁

To provide a sensor connectable with both of a P-type receiver and an type receiver without necessitating any switching operation by hand.例文帳に追加

手動による切り替え操作を何ら必要とすることなく、Ｐ型受信機，Ｒ型受信機のいずれにも接続可能な感知器を提供する。 - 特許庁

The semiconductor substrate 20 is constituted of a P type substrate 71, and a N type well 72 is patterned in a part corresponding to the arrangement of a lower electrode 8.例文帳に追加

半導体基板２０をＰ型基板７１で構成し、下電極８の配置に相当する個所にＮ型のウェル７２をパターニングする。 - 特許庁

A cut portion 33 is formed in a border region BR between the N-type and P-type gate portions on a side surface 31 of the gate electrode 30.例文帳に追加

ゲート電極３０の側面３１には、Ｎ型及びＰ型ゲート部分の境界領域ＢＲに切り欠き部３３が設けられている。 - 特許庁

A contact wiring 120, for electrically connecting one of the n^+-type source/drain region to one of the p^+-type source/drain region, is formed.例文帳に追加

ｎ^+ 型ソース／ドレイン領域の一方とｐ^+ 型ソース／ドレイン領域の一方とを電気的に接続するコンタクト配線１２０が形成されている。 - 特許庁

Each of the first and the second portions 13a and 13b has the active layer 23, an n-type clad region 25 and a p-type clad region 27.例文帳に追加

第１および第２の部分１３ａ、１３ｂの各々は、活性層２３、ｎ型クラッド領域２５およびｐ型クラッド領域２７を含む。 - 特許庁