「P- type」に関連した英語例文の一覧と使い方(65ページ目) - Weblio英語例文検索

In the electrode structure for the semiconductor device, an electrode layer comprising a region into which p-type impurities are implanted, and another region into which n-type impurities are implanted, and an impurities poured layer formed on the surfaces of these regions and into which the p-type or the n-type impurities are implanted, are formed.例文帳に追加

半導体装置の電極構造において、ｐ型の不純物を注入した領域と、ｎ型の不純物を注入した領域とを含む電極層と、これらの領域の表面に形成され、かつ、ｐ型、あるいは、ｎ型の不純物を注入した不純物注入層を形成する。 - 特許庁

Here, a p-type first layer and an n-type sixth layer on both ends as well as a p-type third layer and an n-type fourth layer in the center are provided with an electrode, with an pn layer given a light-emitting diode function while a pnpn 4-layer a thyristor function.例文帳に追加

ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせる。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

The semiconductor laser diode comprises a resonator having an n-type distributed Bragg reflector, a p-type distributed Bragg reflector and an active layer disposed between the n-type distributed Bragg reflector and the p-type distributed Bragg reflector; and a concavo-convex pattern provided on an outer circumference of a side of the resonator.例文帳に追加

半導体レーザ・ダイオードであって、ｎ型分散ブラッグ反射器と、ｐ型分散ブラッグ反射器と、前記ｎ型分散ブラッグ反射器とｐ型分散ブラッグ反射器との間に配置される活性層とを含む共振器と、前記共振器の側面の外周囲に備わる凹凸パターンとを有する。 - 特許庁

Since the insulating region serves as a barrier layer of holes injected to the n-type semiconductor layer from the p++ type semiconductor layer, even if impurity concentration of the p++ type semiconductor layer is high and its thickness is thick, the amount of holes injected into the n-type semiconductor layer can be controlled (suppressed).例文帳に追加

絶縁領域がｐ＋＋型半導体層からｎ−型半導体層に注入されるホールのバリア層となるので、ｐ＋＋型半導体層の不純物濃度が高く厚みが厚い場合でも、ｎ−型半導体層中のホール注入量を制御（抑制）可能となる。 - 特許庁

The plurality of p-type thermoelements 13 and the plurality of n-type thermoelements 14 are alternately arranged with spacings between them, and adjacent p-type thermoelements 13 and n-type thermoelements 14 are electrically connected in series via the electrodes 15 and are arranged in parallel thermally.例文帳に追加

複数のＰ型の熱電素子１３と複数のＮ型の熱電素子１４とは、交互に間隔をおいて配置されるとともに、隣接するＰ型の熱電素子１３とＮ型の熱電素子１４とが電極１５によって電気的に直列に接続され、かつ熱的に並列に配置されている。 - 特許庁

At the time of forming an n-type MOSFET 118 and a p-type MOSFET 120 in the inside of the region which operates with the same supply voltage, a gate insulating layer 106a of the n-type MOSFET 118 is made thicker than the thickness of a gate insulating layer 106b of the p-type MOSFET 120.例文帳に追加

同一の電源電圧で動作する領域内にＮ型ＭＯＳＦＥＴ１１８とＰ型ＭＯＳＦＥＴ１２０とを形成する際に、Ｎ型ＭＯＳＦＥＴ１１８のゲート絶縁膜１０６ａの厚さをＰ型ＭＯＳＦＥＴ１２０のゲート絶縁膜１０６ｂの厚さよりも厚くする。 - 特許庁

The semiconductor device is provided with an n-type silicon substrate 1, an n-type silicon layer 2, a silicon/germanium superlattice layer 5 where Be doped silicon germanium layers 3 and i-type silicon layers 4 are laminated, a p-type silicon layer 6, a p-side electrode 7, and an n-side electrode 8.例文帳に追加

本発明に係る半導体装置は、ｎ型シリコン基板１と、ｎ型シリコン層２と、Ｂｅドープシリコンゲルマニウム層３およびｉ型シリコン層４を積層したシリコン／シリコンゲルマニウム超格子層５と、ｐ型シリコン層６と、ｐ側電極７と、ｎ側電極８とを備える。 - 特許庁

The group III nitride semiconductor lamination structure 2 has semiconductor diode structure with a p-type clad layer 18 and an n-type clad layer 14, a p-type guide layer 16 and an n-type guide layer 15 sandwiched between them, and an active layer 10 including In sandwiched between them.例文帳に追加

III族窒化物半導体積層構造２は、ｐ型クラッド層１８およびｎ型クラッド層１４と、これらに挟まれたｐ型ガイド層１６およびｎ型ガイド層１５と、これらに挟まれたＩｎを含む活性層１０とを備えた半導体レーザダイオード構造を有している。 - 特許庁

Then surface defects 25 generated in the respective mesa type p-type anode emitter layers 4 by the ultrasonic wave and force of weighting in the wire bonding, are generated at the ends 4C and 4D which are shorter in dimension than ends 4A and 4B of the mesa type p-type anode emitter layers 4 which extend in the first direction.例文帳に追加

よって、ワイヤボンディング時の超音波と加重の力によって各メサ型のｐ型のアノードエミッタ層４に生じる表面欠陥２５は、メサ型のｐ型のアノードエミッタ層４の第１の方向Ｐに延在している端部４Ａ,４Ｂに比べて寸法が短い端部４Ｃ,４Ｄに発生する。 - 特許庁

Furthermore, a current constriction structure is disposed in the laser element 30, and thicknesses of an n-type optical guide layer 22 and a p-type optical guide layer 24 in the laser element 20 are larger than those of an n-type optical guide layer 32 and a p-type optical guide layer 34 in the laser element 30.例文帳に追加

そして、レーザ素子部３０には電流狭窄構造が設けられており、レーザ素子部２０のｎ型光ガイド層２２およびｐ型光ガイド層２４の厚みがレーザ素子部３０のｎ型光ガイド層３２およびｐ型光ガイド層３４の厚みよりも大きくなっている。 - 特許庁

A P+type contact layer 14 formed in a P type base layer 9 directly under the bottom face of a N+type source layer 13 is exposed to a recess 16 that penetrates the N+type source layer 13 that is exposed to at least a part of the bottom face of the contact opening 25 in the contact opening 25.例文帳に追加

Ｎ＋型ソース層１３の底面の直下のＰ型ベース層９内に形成されたＰ＋型コンタクト層１４を、コンタクト用開口２５の内の少なくとも一部の該コンタクト用開口２５の底面に露出するＮ＋型ソース層１３を貫通するくぼみ部１６に露出させる。 - 特許庁

Thereafter, a second n-type GaN layer 107, a multilayer quantum well layer 108 consisting of In_xGa_1-xN and GaN, a p-type GaN layer 109, and a p-type GaN contact layer 110 are sequentially grown epitaxially on the first n-type GaN layer 105 from the opening of the mask layer 106.例文帳に追加

次に第一のｎ型ＧａＮ層１０５上に、マスク層１０６の開口部から第二のｎ型ＧａＮ層１０７、Ｉｎ_xＧａ_1-xＮとＧａＮからなる多層量子井戸層１０８、ｐ型ＧａＮ層１０９、ｐ型ＧａＮコンタクト層１１０を順次エピタキシャル成長させる。 - 特許庁

To achieve a significant improvement in transistor performance by appropriately applying a stress suitable for an N-type transistor and a P-type transistor, respectively, while both of the N-type transistor and the P-type transistor have manufacturing steps in common as much as possible to reduce a number of steps as much as possible.例文帳に追加

Ｎ型トランジスタ及びＰ型トランジスタの双方で可及的に製造工程を共通にして、工程数の可及的な削減を図るも、Ｎ型トランジスタ及びＰ型トランジスタの夫々に適合した応力を適宜印加し、トランジスタ性能の大幅な向上を実現する。 - 特許庁

The semiconductor device 100 includes a plurality of MOS transistors (high-voltage P-channel MOS transistors 11) each having an impurity region (N-type well region 51) of a first conductivity type and a low-concentration diffusion region (P-type offset diffusion region 3) of a second conductivity type, and the element isolation region 6.例文帳に追加

半導体装置１００は、第１導電型の不純物領域（Ｎ型ウェル領域５１）と、第２導電型の低濃度拡散領域（Ｐ型オフセット拡散領域３）を有する複数のＭＯＳトランジスタ（高圧ＰチャネルＭＯＳトランジスタ１１）と、素子分離領域６を有する。 - 特許庁

The right side surface 30b faces a second n-type semiconductor region 22b disposed below the Schottky junction Jb, and the left side surface 30a faces a first n-type semiconductor region 22a disposed below the pn junction 13 between the n-type semiconductor region 22 and the p-type semiconductor region 14.例文帳に追加

右側面３０ｂは、ショットキー接合Ｊｂの下方に位置する第２n型半導体領域２２ｂに対向しており、左側面３０ａは、n型半導体領域２２とp型半導体領域１４とのpn接合１３の下方に位置する第１n型半導体領域２２ａに対向している。 - 特許庁

A semiconductor light-emitting element includes: an n-type semiconductor layer including a nitride semiconductor whose c plane is a principal plane; a p-type semiconductor layer including a nitride semiconductor; and a light-emitting part provided between the n-type semiconductor layer and the p-type semiconductor layer.例文帳に追加

実施形態によれば、ｃ面を主面とする窒化物半導体を含むｎ形半導体層と、窒化物半導体を含むｐ形半導体層と、ｎ形半導体層とｐ形半導体層との間に設けられた発光部と、を備えた半導体発光素子が提供される。 - 特許庁

The drift distance between the n^++-type drain region 4 and p^+-type well region 5 in the body contact diode region 13 is set shorter than the distance between the n^++-type drain region 4 and p^+-type well region 5 in the MOSFET region 14.例文帳に追加

ボディコンタクトダイオード領域１３におけるｎ^＋＋形ドレイン領域４とｐ^＋形ウェル領域５との間のドリフト距離がＭＯＳＦＥＴ領域１４におけるｎ^＋＋形ドレイン領域４とｐ^＋形ウェル領域５との間のドリフト距離よりも短く設定してある。 - 特許庁

The organic semiconductor device provided with a p-type organic semiconductor layer pinched between a source electrode and a drain electrode is equipped with an n-type organic semiconductor layer, interposed at a middle point in the p-type organic semiconductor layer and a gate electrode embedded in the n-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｐ型有機半導体層を備えた有機半導体素子において、ｐ型有機半導体層の中間に介在されたｎ型有機半導体層と、ｎ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

The light emitting element body A has the light emitting part 2 which is formed of an n-type GaN layer 2a and a p-type GaN layer 2b on one surface of a substrate 1 of sapphire and electrodes 3a and 3b which are respectively formed on the n-type GaN layer 2a and the p-type GaN layer 2b.例文帳に追加

発光素子本体Ａは、サファイア基板からなる基板１の一表面側にｎ形ＧａＮ層２ａとｐ形ＧａＮ層２ｂとからなる発光部２が形成され、ｎ形ＧａＮ層２ａおよびｐ形ＧａＮ層２ｂそれぞれに電極３ａ，３ｂが形成されている。 - 特許庁

A semiconductor set connected in series like an N-type FET 10a and a P-type FET 10b is connected in parallel with a 42-V high-voltage power source E, and the terminals of motors M1, M2 connected in series are sequentially connected to connecting points of the N-type FET and the P-type FET.例文帳に追加

ｎ型ＦＥＴ１０ａとｐ型ＦＥＴ１０ｂのように直列に接続した半導体素子組を並列に４２Ｖの高電圧電源Ｅに接続し、直列接続した１４Ｖ用のモータＭ１、Ｍ２の各端子を順次にｎ型ＦＥＴとｐ型ＦＥＴの接続点に接続してある。 - 特許庁

In an UV-LED, on a substrate 10, an n-type GaN layer 12, an AlGaN cladding layer 14, a GaN light emission layer 16, an AlGaN cladding layer 18, and a p-type GaN electrode formation layer 20 are successively formed, and a p-type ohmic electrode 22 and an n-type ohmic electrode 24 are formed.例文帳に追加

ＵＶ−ＬＥＤは基板１０上に順次ｎ型ＧａＮ層１２、ＡｌＧａＮクラッド層１４、ＧａＮ発光層１６、ＡｌＧａＮクラッド層１８、ｐ型ＧａＮ電極形成層２０を形成し、ｐ型オーミック電極２２、ｎ型オーミック電極２４を形成して構成される。 - 特許庁

Furthermore, the inverter circuit 1 includes a P-type MOS transistor 17 connecting a node 14 of the P-type MOS transistors 10 and 11 and the input signal line 19, and an N-type MOS transistor 18 connecting a node 15 of the N-type transistors 12 and 13 and the input signal line 19.例文帳に追加

また、インバータ回路１は、Ｐ型ＭＯＳトランジスタ１０，１１の接続点１４と入力信号線１９とを接続するＰ型ＭＯＳトランジスタ１７と、Ｎ型トランジスタ１２，１３の接続点１５と入力信号線１９とを接続するＮ型ＭＯＳトランジスタ１８とを有している。 - 特許庁

In a semiconductor in which an n-type transistor and a p-type transistor are formed on a (551) plane of silicon, a thickness of a silicide layer being in contact with a diffusion region of the n-type transistor is smaller than that of a silicide layer being in contact with a diffusion region of the p-type transistor.例文帳に追加

ｎ型トランジスタおよびｐ型トランジスタがシリコンの（５５１）面に形成された半導体装置において、前記ｎ型トランジスタの拡散領域に接触するシリサイド層の厚さが前記ｐ型トランジスタの拡散領域に接触するシリサイド層の厚さよりも薄い。 - 特許庁

In a state where high-voltage output DOUT is in Hi state, an N-type transistor HVN1, a P-type transistor HVP2 are at OFF states, an N-type transistor HVN2, a P-type transistor HVP1 are at ON-states, a high voltage VH is impressed between the drain and the source of HVN1.例文帳に追加

高圧出力ＤＯＵＴがＨｉの状態では、Ｎ型トランジスタＨＶＮ１、Ｐ型トランジスタＨＶＰ２はＯＦＦ状態、Ｎ型トランジスタＨＶＮ２、Ｐ型トランジスタＨＶＰ１はＯＮ状態であり、ＨＶＮ１のドレイン−ソース間には高電圧ＶＨが印加されている。 - 特許庁

The NMOS switch element 2's N-type source diffusion region 9s and P-type substrate contact diffusion region 7 are arranged such that they are adjacent, and the NMOS protection element 3's N-type source diffusion region 15s and P-type substrate contact diffusion region 20 are arranged such that they are spaced.例文帳に追加

ＮＭＯＳスイッチ素子２のＮ型ソース拡散領域９ｓとＰ型基板コンタクト拡散領域７は隣接して配置されており、ＮＭＯＳ保護素子３のＮ型ソース拡散領域１５ｓとＰ型基板コンタクト拡散領域２０は間隔をもって配置されている。 - 特許庁

The MOSFET is a non-punch-through type element, and the p-type body layer 3 has, at an end (channel formation region 3b or terminal region 5), a part having a longer trailing pattern of an p-type impurity concentration profile along the depth of the n-type drift layer 2 than a center part (body region 3a).例文帳に追加

当該ＭＯＳＦＥＴはノンノンパンチスルー型の素子であり、ｐ型ボディ層３は、端部（チャネル形成領域３ｂまたは終端領域５）に中央部（ボディ領域３ａ）よりもｐ型不純物濃度プロファイルのｎ型ドリフト層２の深さ方向への裾引きが長い部分を有する。 - 特許庁

On the top surface of the clad layer 13-1, a p-type layer 15 and an n-type layer 16 are laminated in order, and in the range of an applied voltage used in an operation state, the entire area of the p-type layer 15 and a partial or the entire area of the n-type layer 16 are depleted.例文帳に追加

クラッド層１３−１の上面には、ｐ型層１５とｎ型層１６とが順次積層されており、動作状態で使用する印加電圧範囲において、ｐ型層１５の全領域とｎ型層１６の一部領域または全領域とが空乏化される。 - 特許庁

The solar cell further includes: first p-type metal electrodes 7 located above the p-type diffusion regions 3 and formed to embed the insides of the first openings 6; and first n-type metal electrodes 8 located above the n-type diffusion regions 4 and formed to embed the insides of the first openings 6.例文帳に追加

また、ｐ型拡散領域３の上方の第１開口部６の内部を埋め込むように形成された第１ｐ型金属電極７と、ｎ型拡散領域４の上方の第１開口部６の内部を埋め込むように形成された第１ｎ型金属電極８とを備えている。 - 特許庁

The organic semiconductor device, provided with the n-type organic semiconductor layer pinched between the source electrode and the drain electrode, is equipped with the p-type organic semiconductor layer interposed at a middle point in the n-type organic semiconductor layer and the gate electrode embedded in the p-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｎ型有機半導体層を備えた有機半導体素子において、ｎ型有機半導体層の中間に介在されたｐ型有機半導体層と、ｐ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

Accordingly, the n-type GaN layer 2 connected to the n-type electrode 10 and the p-type layer 7 connected to a p-type transparent electrode 8 are electrically insulated from each other as shown in (d) to prevent leakage and short, thereby improving the reliability and easily forming the upper electrode 8.例文帳に追加

したがって、（ｄ）で示すように、ｎ型電極１０に接続されるｎ型ＧａＮ層２とｐ型透明電極８に接続されるｐ型層７とは電気的に絶縁され、リークやショートを防止して信頼性を向上し、かつ上部電極８を容易に形成できる。 - 特許庁

To solve the following problem; it is difficult to manufacture a semiconductor light emitting element which emits light between a conduction band and a valence band when a p-type or n-type semiconductor is difficult to manufacture in a conventional semiconductor light emitting element which is constituted of junction between a p-type semiconductor and an n-type semiconductor.例文帳に追加

従来の半導体発光素子は、主に、ｐ型半導体とｎ型半導体の接合から構成されるが、ｐ型又はｎ型の半導体が作製困難な場合には伝導帯と価電子帯の間で発光する半導体発光素子を作製することが難しい。 - 特許庁

A semiconductor light emitting element comprises a laminated structure having a GaN crystal layer formed via a buffer layer or directly on the Si substrate and having a p-type layer, an n-type layer and a light emitting layer disposed between the p-type layer and the n-type layer so as to emit light by current injection.例文帳に追加

Ｓｉ基板上に、バッファ層を介してまたは直接的に、ＧａＮ系結晶層からなる積層構造を形成し、該積層構造は、電流注入によって発光可能なように、ｐ型層と、ｎ型層と、これらの間に位置する発光層とを有する。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undopped GaN layer 3, an n-type GaN first contact layer 4, an n-type AlGaN first clad layer 5, a light emitting layer 6, a p-type AlGaN second clad layer 7, and a p-type GaN second contact layer 8 are sequentially formed on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上にバッファ層２、アンドープＧａＮ層３、ｎ−ＧａＮ第１コンタクト層４、ｎ−ＡｌＧａＮ第１クラッド層５、発光層６、ｐ−ＡｌＧａＮ第２クラッド層７、ｐ−ＧａＮ第２コンタクト層８が順に形成されてなる。 - 特許庁

The semiconductor light emitting element 1 has a semiconductor layer 11 in which an n-type clad layer 12, a light active layer 13, and a p-type clad layer 14 are formed on one main surface of an n-type substrate 10 in order, and p-type cap layers 21-23 are formed on the semiconductor layer 11.例文帳に追加

半導体発光素子１は、ｎ型基板１０の一方の主面上に、ｎ型クラッド層１２，光活性層１３およびｐ型クラッド層１４が順に形成された半導体層１１を有し、この半導体層１１の上にｐ型キャップ層２１〜２３が形成されている。 - 特許庁

A semiconductor laminated structure including a p-type InP clad layer 12, an AlGaInAs lower optical confinement layer 13, an AlGaInAs-MQW active layer 14, an n-type AlGaInAs upper optical confinement layer 15, and an n-type InP clad layer 16 is formed on a p-type InP substrate 11.例文帳に追加

ｐ型ＩｎＰ基板１１上に、ｐ型ＩｎＰクラッド層１２、ＡｌＧａＩｎＡｓ下光閉込層１３、ＡｌＧａＩｎＡｓ—ＭＱＷ活性層１４、ｎ型ＡｌＧａＩｎＡｓ上光閉込層１５、ｎ型ＩｎＰクラッド層１６からなる半導体積層構造を形成する。 - 特許庁

An n-channel FET 3 comprises: the high-concentration n-type semiconductor layers 22 forming source/drain; the high-concentration p-type semiconductor layer 33 forming a gate; a low-concentration n-type semiconductor layer 21 under the high-concentration p-type semiconductor layer 33; the first electrode layer 41; and the second electrode layers 42.例文帳に追加

ｎチャネルＦＥＴ３は、ソース／ドレインを形成する高濃度ｎ型半導体層２２と、ゲートを形成する高濃度ｐ型半導体層３３と、その下方に形成された低濃度ｎ型半導体層２１と、第１電極層４２と、第２電極層４２とを備える。 - 特許庁

The semiconductor light emitting element includes a p-type semiconductive layer and an n-type semiconductive layer which are connected via an active layer, and emits light with an applied forward bias, wherein both of the p-type semiconductive layer and the n-type semiconductive layer are ferromagnetic members.例文帳に追加

半導体発光素子は、ｐ型半導体層とｎ型半導体層とが活性層を介して接合されており、順方向のバイアスを印加することで発光する半導体発光素子であって、ｐ型半導体層およびｎ型半導体層がそれぞれ強磁性体である構成である。 - 特許庁

A plurality of N-type emitter layers 5 are formed in well in the lengthwise direction of the P-type base layer 2 separated into a stripe by the trench 3, while a cathode electrode is formed so as to be connected electrically to the surface of the P-type base layer 2 and the surface of the N-type emitter layer 5.例文帳に追加

トレンチ３によりストライプ形に分離されたＰ型ベース層２の長手方向に沿って複数のＮ型エミッタ層５をウエル状に形成し、Ｐ型ベース層２の表面及びＮ型エミッタ層５の表面に対して共に電気的に接続するようにカソード電極を形成する。 - 特許庁

While heating the metal film 3 and thereby heating the infrared transmission substrate 2 through heat conduction, an n-type buffer layer 21, an n-type clad layer 22, an active layer 23, a p-type clad layer 24 and a p-type contact layer 25 are formed by epitaxial growth, on the other side of the infrared transmission substrate 2.例文帳に追加

金属膜３を加熱し、それによって、熱伝導で赤外線透過基板２を加熱しながら、赤外線透過基板２の他方の面に、エピタキシャル成長により、ｎ型バッファ層２１、ｎ型クラッド層２２、活性層２３、ｐ型クラッド層２４およびｐ型コンタクト層２５を形成する。 - 特許庁

A p+ type semiconductor region 13p2 is isolated from an n+ type semiconductor region 13n2 by an element isolating groove 6, and a cobalt silicide film 15 is formed on the surface of a gate electrode 10, p+ type semiconductor regions 13p1 and 13p2, and n+ type semiconductor regions 13n1-13n3.例文帳に追加

ｐ^+型半導体領域１３ｐ２とｎ^+型半導体領域１３ｎ２とを素子分離溝６によって隔て、ゲート電極１０の表面、ｐ^+型半導体領域１３ｐ１，１３ｐ２の表面、およびｎ^+型半導体領域１３ｎ１〜１３ｎ３の表面にコバルトシリサイド膜１５を形成する。 - 特許庁

In this DRAM, an n+ type drain region 7d of a field transistor 7 included in an internal protection circuit 9 is replaced by p+ type drain region 7d', and a bias potential V1 larger than a power supply potential VCC is applied to an n type well region NW below the p+ type drain region 7d'.例文帳に追加

このＤＲＡＭでは、内部保護回路９に含まれるフィールドトランジスタ７のｎ+ 型ドレイン領域７ｄをｐ+ 型ドレイン領域７ｄ′で置換し、ｐ+ 型ドレイン領域７ｄ′の下のｎ型ウェル領域ＮＷに電源電位ＶＣＣ以上のバイアス電位Ｖ１を印加する。 - 特許庁

The barrier conductor 8 on the bottom of a plug 11b is in contact with the n^--type semiconductor region 2 and the p^+-type semiconductor region 5 for connection with the p^+-type semiconductor region 5 in ohmic manner, and then Schottky junction is formed between the barrier conductor film and the n^--type semiconductor region 2.例文帳に追加

プラグ部１１ｂの底部のバリア導体膜８は、ｎ^−型半導体領域２とｐ^＋型半導体領域５の両者に接し、ｐ^＋型半導体領域５とオーミック接続するが、ｎ^−型半導体領域２との間にショットキ接合が形成されている。 - 特許庁

The semiconductor light-emitting element 1 has a semiconductor layer 11, in which an n-type clad layer 12, a photoactive layer 13, and a p-type clad layer 14 are formed in turn on one main face of an n-type substrate 10, and each p-type cap layer 21-23 formed on the semiconductor layer 11.例文帳に追加

半導体発光素子１は、ｎ型基板１０の一方の主面上に、ｎ型クラッド層１２，光活性層１３およびｐ型クラッド層１４が順に形成された半導体層１１を有し、この半導体層１１の上にｐ型キャップ層２１〜２３が形成されている。 - 特許庁

The semiconductor material is preferably a laminated composite body of an n-type semiconductor film 12 and a p-type semiconductor film 11, or a laminated composite body obtained by laminating the p-type semiconductor films 11 on front and back surfaces of the n-type semiconductor film 12, and the shape can be a granule, a film, a water-permeable porous material or the like.例文帳に追加

半導体材料は、ｎ形半導体膜とｐ形半導体膜とを積層した複合体、ｎ形半導体膜の表裏面にｐ型半導体膜を積層した複合体が好ましく、形状は粒状物、膜状物、透水性多孔質物等であってよい。 - 特許庁