「P- type」に関連した英語例文の一覧と使い方(67ページ目) - Weblio英語例文検索

The method further comprises the step of forming an Ni/Au/In film 9 on a p-type GaP substrate 8 of a plane orientation (100).例文帳に追加

（１００）面方位のｐ型ＧａＰ基板８上にＮｉ／Ａｕ／Ｉｎ膜９を形成する。 - 特許庁

A P type body contact region 9 is formed to penetrate the source region 8 in the thickness direction.例文帳に追加

また、ソース領域８を厚さ方向に貫通して、Ｐ型のボディコンタクト領域９が形成されている。 - 特許庁

An avalanche photodiode comprises a p-type contact layer 102 that is composed of a p-type group III-V compound semiconductor containing antimony and is formed on a substrate 101, and a light absorption layer 103 that is composed of a group III-V compound semiconductor containing Sb and is formed on the p-type contact layer 102.例文帳に追加

アンチモンを含むｐ型のＩＩＩ−Ｖ族化合物半導体から構成されて基板１０１の上に形成されたｐ型コンタクト層１０２と、Ｓｂを含むＩＩＩ−Ｖ族化合物半導体から構成されてｐ型コンタクト層１０２の上に形成された光吸収層１０３とを備える。 - 特許庁

Then p-type deep expansion diffusion areas 15a and 15b are formed by activating heat-treatment.例文帳に追加

その後、活性化熱処理により、ｐ型の深部膨張形拡散領域１５ａ，１５ｂを形成する。 - 特許庁

Besides, the conductive film 23 is connected to the ITO electrode 15 provided on the p-type layer 13.例文帳に追加

また、導電膜２３は、ｐ型層１３上に設けられたＩＴＯ電極１５に接続されている。 - 特許庁

Since the channel length of the transistor depends on the length of the P type channel diffusion layer 15 under the gate electrode 13, that is, the diffusion depth of the P type channel diffusion layer 15 and the diffusion depth of the P type channel diffusion layer 15 has excellent controllability, the manufacturing method can stably manufacture the MOS transistor according to the fine rule technique.例文帳に追加

トランジスタのチャネル長は、ゲート電極１３下のＰ型チャネル拡散層１５の長さ、すなわちＰ型チャネル拡散層１５の拡散深さにより決定され、Ｐ型チャネル拡散層１５の拡散深さは制御性がよいので、微細ルールのＭＯＳトランジスタを安定的に作ることができる。 - 特許庁

To provide a p-type diffusion layer formation composition capable of forming a p-type diffusion layer and a back electrode while suppressing occurrences of internal stress in a silicon substrate and substrate warpage, in a manufacturing process of a solar cell using a crystal silicon substrate, and to provide a solar cell formed by using the p-type diffusion layer formation composition.例文帳に追加

結晶シリコン基板を用いた太陽電池セルの製造工程において、シリコン基板中の内部応力、基板の反りの発生を抑制しつつｐ型拡散層および裏面電極を形成することが可能なｐ型拡散層形成組成物、および、これを用いて形成された太陽電池セルの提供を提供する。 - 特許庁

In the method of manufacturing the semiconductor device, when six surfaces of a p-n column are exposed by etching back a p-type epitaxial layer 5 buried in a deep trench 4 having a high-aspect ratio, a surface of the p-type epitaxial layer 5 is etched so as to be lower in level than a surface of a n-type epitaxial layer 2 by isotorpic etching.例文帳に追加

高アスペクト比の深いトレンチ４に埋め込んだｐ型エピタキシャル層５をエッチバックすることによりｐｎカラム６表面を露出させるときに、等方性エッチングを用い、さらにｐ型エピタキシャル層５の表面をｎ型エピタキシャル層２表面よりも低くなるようにエッチングする半導体装置の製造方法とする。 - 特許庁

Furthermore, a p-channel type transistor is used as the reading transistor and a reading potential is set to a positive potential.例文帳に追加

また、読み出し用トランジスタとして、ｐチャネル型トランジスタを用いて、読み出し電位を正の電位とする。 - 特許庁

The focus ring 25 is manufactured by applying at least one-time heating processing to a P-type silicon.例文帳に追加

該フォーカスリング２５は、Ｐ型シリコンに少なくとも１回の加熱処理を施すことによって製造される。 - 特許庁

Further, a well line WL0 is connected to a p type well region in which the memory cell M00 is formed.例文帳に追加

さらに、メモリセルＭ００が形成されたｐ型ウエル領域にはウエル線ＷＬ０が接続される。 - 特許庁

As shown in a left part of Figure, a p^--type semiconductor is used for a substrate (1) and then an n^+-layer (3) is formed by doping.例文帳に追加

図４左に示すように、基板(１)にｐ−型半導体を用い、ｎ＋層(３)のドーピングを行う。 - 特許庁

A plurality of capacitor cells connected in series is accommodated within a box type capacitor module P.例文帳に追加

箱形に形成されたキャパシタモジュールＰには直列接続された複数のキャパシタセルが収容される。 - 特許庁

A transistor includes: a p-type region; a barrier region; an insulation film; a gate electrode.例文帳に追加

このトランジスタは、ｐ型領域と、チャネル領域と、バリア領域と、絶縁膜と、ゲート電極を備えている。 - 特許庁

The extension layer 4 is provided in a lower part of a side wall 5 on both sides of the gate 2, and is formed into p-type.例文帳に追加

エクステンション層４は、前記ゲート２の両側面のサイドウォール５下部に設けられ、ｐ型である。 - 特許庁

A method for manufacturing a nonvolatile semiconductor storage device comprises a step of forming a gate of the memory transistor on a first active region 4 of a P-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の第１活性領域４上に、メモリトランジスタのゲートを形成する。 - 特許庁

P-TYPE THERMOELECTRIC CONVERSION MATERIAL AND PRODUCTION METHOD THEREOF, THERMOELECTRIC CONVERSION ELEMENT AND THERMOELECTRIC CONVERSION MODULE例文帳に追加

ｐ型熱電変換材料及びその製造方法、並びに、熱電変換素子及び熱電変換モジュール - 特許庁

Thus, an optical current Ip generated from a photo diode 111 is balanced with a discharge current Isub discharged to a P-type substrate 11, to bring each of pixels 101 to a steady operating state, wherein the optical current Ip stationarily flows to the P-type substrate 11 via a P-type hole pocket 18 being a signal storage region.例文帳に追加

これにより、フォトダイオード１１１で発生する光電流ＩｐとＰ型基板１１に排出される排出電流Ｉsubとを釣り合わして、画素１０１を、光電流Ｉｐが信号蓄積領域であるＰ型のホールポケット１８を介してＰ型基板１１へ定常的に流れる定常動作状態にする。 - 特許庁

To provide a gallium nitride system vertical transistor not using a p-type gallium nitride having higher carrier concentration.例文帳に追加

高いキャリア濃度を有するｐ型窒化ガリウムを用いること無い窒化ガリウム系縦型トランジスタを提供する。 - 特許庁

Similarly, a p-type well potential power supply region 110 connected with a VSS wiring 106, for example, impurity concentration of a high concentration p-type impurity diffusion layer which constitutes the region 110 is made higher than that of a source/drain region 103 formed of the high concentration p-type impurity diffusion layer, and resistance value is made small.例文帳に追加

同様に、ＶＳＳ配線１０６に接続されるＰ型ウエル電位給電領域１１０を、例えばそれを構成する高濃度Ｐ型不純物拡散層の不純物濃度を、高濃度Ｐ型不純物拡散層で形成されたソース・ドレイン領域１０３よりも高くし、抵抗値を小さくする。 - 特許庁

A p-type base region 12 is provided with a base electrode connection part 24 made of an n^+-type region, and moreover a Zener voltage controlled diffusion region 25 made of a p^+-type region is provided in the circumference of the base electrode connection part 24 in such a manner as to form p-n junction and cause Zener breakdown at the desired voltage.例文帳に追加

ｐ形のベース領域１２にｎ^+形領域からなるベース電極接続部２４が設けられ、さらにベース電極接続部２４の周囲に、ｐｎ接合を形成し所望の電圧でツェナー降伏するように、ｐ^+形領域からなるツェナー電圧コントロール拡散領域２５が設けられている。 - 特許庁

A potential control circuit 6 where the p-type well 13 floats at the time except regular operation is disposed.例文帳に追加

また通常動作時以外はｐ型ウェル１３をフローティングにする電位制御回路６が設けられる。 - 特許庁

A p-type well region has a memory isolation region 1108 and an active region 1110 on the surface.例文帳に追加

ｐ型ウェル領域は、素子分離領域１１０８と活性領域１１１０とを表面に有している。 - 特許庁

The p-type first clad layer 14A can be made uniform in thickness without affected by dry etching.例文帳に追加

ｐ型第１クラッド層１４Ａがドライエッチングによる影響を受けることなく、その層厚が均一になる。 - 特許庁

To reduce current loss by forming a region where p/n type inversion occurs within a range of deeper depth.例文帳に追加

ｐ／ｎ型反転の起きる領域をより深い範囲に形成し電流損失を低減可能とする。 - 特許庁

The nitride semiconductor laser element 100 (semiconductor light-emitting element) includes: an active layer 14 containing In; a p-type cladding layer 18 formed on the active layer 14; and an undoped AlGaN layer 16 and a p-type AlGaN layer 17 formed between the active layer 14 and the p-type cladding layer 18.例文帳に追加

この窒化物半導体レーザ素子１００（半導体発光素子）は、Ｉｎを含む活性層１４と、活性層１４上に形成されたｐ型クラッド層１８と、活性層１４とｐ型クラッド層１８との間にそれぞれ形成された、アンドープＡｌＧａＮ層１６およびｐ型ＡｌＧａＮ層１７とを備えている。 - 特許庁

Therefore, it becomes possible to suppress breakdown at the p-type deep layer 10 and obtain the high-pressure resistance.例文帳に追加

よって、ｐ型ディープ層１０でブレイクダウンすることを抑制でき、高耐圧化を図ることが可能となる。 - 特許庁

The depletion layer extended from the junction part 23 is also spread in a p- type silicon single crystalline region 17.例文帳に追加

また、ｐ^-型シリコン単結晶領域１７中には、接合部２３から延びてきた空乏層が広がる。 - 特許庁

By this oxidation, the depth of pn junction made between the P well 6 and the N-type region 6 becomes shallow.例文帳に追加

この酸化により、Ｐウェル５とＮ型領域６で形成されるｐｎ接合深さが浅くなる。 - 特許庁

The second p-type region 6b is arranged on the outside of the edge of the anode electrode 3 by 15 μm or more.例文帳に追加

第２のｐ型領域６ｂは、アノード電極３のエッジから１５μｍ以上外側に配設される。 - 特許庁

An N+ semiconductor region 12 is formed at a lower part 3a of a p-type diffusion region 3 where a channel is generated.例文帳に追加

チャネルが生じるｐ型拡散領域３の下部３ａにｎ^+半導体領域１２を形成する。 - 特許庁

Many P-type columnar base regions 3a are formed in part of a semiconductor substrate, which will become a drain region 2.例文帳に追加

ドレイン領域２となる半導体基板の上に多数のＰ形柱状ベース領域３ａを設ける。 - 特許庁

The type of a recording paper P is specified from an amount of displacement of a detection lever 83 at this time (step S16).例文帳に追加

このときの検出レバー８３の変位量からその記録紙Ｐの種類を特定する（同Ｓ１６）。 - 特許庁

A boron phosphide based semiconductor device 10 (11) comprises at least a p-type boron phosphide system semiconductor layer 104 and a p-type ohmic electrode 105 formed thereon, wherein the p-type ohmic electrode 105 is formed of an alloy of nickel and boron.例文帳に追加

この発明のリン化硼素系半導体発光素子１０（１１）は、少なくともｐ形リン化硼素系半導体層１０４とその上に形成したｐ形オーミック電極１０５と備えるリン化硼素系半導体素子であって、ｐ形オーミック電極１０５を、ニッケルと硼素との合金から構成した、ことを特徴としている。 - 特許庁

Moreover at the terminal portion S, a P-type guard ring layer 13 is formed on the epitaxial layer 12.例文帳に追加

一方、終端部Ｓにおいては、エピタキシャル層１２上にＰ型のガードリング層１３を形成する。 - 特許庁

this causes the amount of impurity atoms in the p-type clad layer 25 to be increased, making the carrier concentration high.例文帳に追加

こうして、ｐ型クラッド層２５の不純物原子のドープ量を多くしてキャリア濃度を高くする。 - 特許庁

A p+ type anode layer 21 is so formed as to adjoin an n+ drain layer 16 of an LDMOS 10.例文帳に追加

ＬＤＭＯＳ１０のｎ^＋ドレイン層１６に隣接してｐ^＋型のアノード層２１が形成されている。 - 特許庁

The p-type semiconductor region is formed with an Al_xIn_yGa_zN (x+y+z=1, x≥0, y≥0, and z≥0) layer 26.例文帳に追加

ｐ型半導体領域は、Ａｌ_xＩｎ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１，ｘ≧０，ｙ≧０，ｚ≧０）層２６から形成されている。 - 特許庁

A P type diffusion layer 5 used as a back gate region is formed on the epitaxial layer 2.例文帳に追加

エピタキシャル層２には、バックゲート領域として用いられるＰ型の拡散層５が形成されている。 - 特許庁

To provide a semiconductor element using a p-type nitride semiconductor layer with sufficient crystallinity and low resistance.例文帳に追加

結晶性が良く、低抵抗なｐ型窒化物半導体層を用いた半導体素子を提供する。 - 特許庁

The P-type diffusion layer 14 is disposed between a source region and the drain region of an MOS transistor 1.例文帳に追加

そして、Ｐ型の拡散層１４は、ＭＯＳトランジスタ１のソース−ドレイン領域間に配置される。 - 特許庁

An element forming surface side of a p-type Si substrate 101 is provided with a digital circuit and an analog circuit.例文帳に追加

ｐ型Ｓｉ基板１０１の素子形成面側には、デジタル回路およびアナログ回路が設けられている。 - 特許庁

A P-type second well region 6C is formed in the epitaxial layer 2 located in a circumferential part R_C.例文帳に追加

外周部Ｒ_C に位置するエピタキシャル層２にはＰ型の第２ウェル領域６Ｃが形成されている。 - 特許庁

As it is formed, a resist 20 is formed in reverse pattern of the P-type organic semiconductor layer 7.例文帳に追加

作製にあたり、Ｐ型有機半導体層７の反転パターンを有するレジスト２０が形成される。 - 特許庁

STRUCTURE OF GALLIUM NITRIDE-BASED LIGHT EMITTING DIODE PROVIDED WITH P-TYPE CONTACT LAYER WITH LOW-TEMPERATURE GROWTH AND LOW ELECTRIC RESISTANCE例文帳に追加

低温成長低電気抵抗値のｐ型コンタクト層を具えた窒化ガリウム系発光ダイオードの構造 - 特許庁